GEBRUIKERSHANDLEIDING KLOKHUIS – VIERLINGKAART

> Versie 5.0 Datum 850607

#### COLOFON

Klokhuis Vierlingkaart uitgebracht door:

Stichting Klokhuis, Postbus 427, 3200 AK Spijkenisse.

Bestuur Stichting Klokhuis:
Gerard van der Woude (Voorzitter)
Ted Mos (Secretaris)
Dirk van der Waal (Penningmeester)
Jan-Willem Oomen (Produkten-coordinator)
Arthur van Riet (Distributie-coordinator)

Medewerkers aan het Vierlingkaart-project:

Johan van Domselaar: Ontwikkelen van het besturingsprogramma (firmware) en de applicatieprogramma's.

Eric van der Meer: Schrijven van de gebruikershandleiding.

Peter van Rooyen: Ontwerpen van de hardware.

Jan-Willem Oomen: Algemene coordinatie en projectadministratie.

D & P Electronics, Staten Bolwerk 20, 2011 ML Haarlem: CAD-ontwerp print en produktie eerste serie.

Alevo, Delft: Drukwerk.

De Stichting Klokhuis heeft de hardware en de software voor de Vierlingkaart met de grootste zorg ontworpen en gecontroleerd. De Stichting Klokhuis kan echter op generlei wijze aansprakelijk worden gesteld voor schade, ontstaan door het gebruik van de Klokhuis-Vierlingkaart.

### Inhoudsopgave

### Over deze handleiding

1	Inleiding	1-1
2	Installatie van de Vierlingkaart Onderhoud	2-1 2-4
3	Principe van de werking	3-1
4 4.0 4.1 4.2 4.3 4.4 4.5 4.6	Gebruik in BASIC BSB-0 - Programmakiezer BSB-1 - Parallelle printer BSB-2 - Seriele printer BSB-3 - Terminal BSB-4 - Klok uitlezen BSB-5 - Klok gelijkzetten EPROMS	4-1 4-3 4-5 4-8 4-10 4-12 4-14 4-15
5	Gebruik zonder DOS	5-1
6	Gebruik met ProDOS	6-1
7	Gebruik vanuit Pascal	7-1
8	Gebruik onder CP/M	8-1
9.1 9.2 9.3	Gebruik in machinetaal Bankswitching Interrupts De functies De VIA De ACIA De klok EPROMs	9-1 9-2 9-10 9-17 9-17 9-23 9-31
10.1.1 10.1.2 10.1.3 10.2 10.2.1 10.2.2	De Hardware De DIP-schakelaars SW1: BSB-instelling en klokinterrupts SW4: EPROM-type en snelheid SW7: Interrupts Connectoren De batterij-connector De VIA-connector De ACIA-connector Doorverbindingen	10-1 10-3 10-3 10-4 10-6 10-6 10-8

Probleemformulier A Geheugenindeling B C Schema Sourcelistings D Beperkingen E F Datasheets

### Paklijst:

- . Vierlingkaart
- . Connector met snoer voor de parallelle poort
- . Connector met snoer en steker voor de seriele poort . Batterijhouder met snoer en steker
- . 3 oplaadbare batterijen
- . Diskette met software
- . 2 Gebruikershandleidingen

### Over deze handleiding

Dit is de gebruiksaanwijzing voor de Klokhuis-Vierlingkaart voor de Apple ][-computer. Achtereenvolgens komen de volgende onderwerpen aan de orde:

- \* Een overzicht van de functies die in de kaart zijn opgenomen, staat in hoofdstuk 1.
- \* Het installeren van de kaart in de computer staat beschreven in hoofdstuk 2.
- \* Hoe de kaart vier functies kan herbergen, en hoe daaruit wordt gekozen, wordt uitgelegd in hoofdstuk 3.
- \* Het gebruik van de ingebouwde functies in een BASIC-programma wordt besproken in hoofdstuk 4.
- \* De Vierlingkaart kan worden gebruikt in samenhang met de diverse Operating Systems die op de Apple bruikbaar zijn, nl. DOS 3.3, ProDOS, Pascal en CP/M. De hoofdstukken 5 t/m 8 gaan hier nader op in.
- \* Instructies voor diegenen die zelf m.b.v. 6502machinetaal nieuwe functies in de kaart willen programmeren, of hardware-uitbreidingen willen aansluiten, worden gegeven in hoofdstuk 9.
- \* Details over de hardware, nl. de DIP-schakelaars en de diverse connectoren, staan in hoofdstuk 10.
- \* De Aanhangsels geven de details van de gebruikte IC's, en een afdruk van de meegeleverde software, en een formulier waarmee problemen en vragen kunnen worden aangemeld.

### 1 Inleiding

De Vierlingkaart vervangt vier verschillende kaarten door een enkele kaart. Deze kaart bezet (ook vanuit een programma gezien) maar een enkele slot van de computer.
De Vierlingkaart bevat:

- 1) een klok;
- 2) twee parallelle in- of uitgangspoorten;
- 3) een seriele in- en uitgangspoort;
- 4) geheugen, opgedeeld in:
  - ruimte voor gebruikersprogramma's in EPROM of RAM (maximaal 40 kilobytes);
  - 1 kilobyte aan werkgeheugen (RAM).

De klok houdt de tijd (uren, minuten en seconden), de datum (jaar, maand en dag), en de dag van de week bij. De klok kan interrupts genereren naar de 6502-microprocessor, en wel per uur, minuut, seconde of milli-seconde.

Met de kaart wordt een houder met oplaadbare batterijen meegeleverd; hiermee blijft de klok doorlopen als de computer is uitgeschakeld.

De twee parallelle in- en uitgangen zijn aanwezig in de vorm van een zgn. VIA, die verder ook nog twee tellers en vier stuurlijnen herbergt. Ook dit IC kan interrupts genereren.

De seriele in- en uitgang is aanwezig in de vorm van een zgn. ACIA, die ook de stuursignalen kan leveren t.b.v. de communicatie met een modem. Dit IC kan eveneens interrupts veroorzaken.

Het besturingsprogramma voor de Vierlingkaart ondersteunt het gebruik ervan in programma's geschreven in BASIC of machinetaal, en in principe ook programma's geschreven in Pascal of gebruikmakend van het CP/M-systeem. Het besturingsprogramma kan 8K bytes groot worden, en staat in een EPROM.

Er zijn vijf IC-voetjes aanwezig waarin machinetaalprogramma's kunnen worden geplaatst. Elk voetje kan een EPROM van 2, 4, of 8 K bytes bergen. In plaats van EPROMs is het ook mogelijk, RAMs van 2K bytes te plaatsen.

Op de kaart is 1K bytes aan RAM aanwezig. Dit fungeert als werkgeheugen voor de besturings-software, maar staat ook ter beschikking van de gebruiker. Hierdoor wordt er minder snel een beroep op het hoofdgeheugen van de Apple gedaan.

De kaart is voorzien van connectoren voor de parallelle en seriele poorten, en voor de batterij.

De Vierlingkaart is te gebruiken in een computer van de Apple ][-familie. Hiertoe behoren de Apple ][, ][ Plus en //e, alsmede de ITT 2020 en de CHE. De computer mag zowel met Applesoft als met Integer BASIC zijn uitgerust.

## 2 Installatie van de Vierlingkaart

De Vierlingkaart bestaat uit een printplaat met daarop een dertigtal IC's. Houden we de kaart met de afgeschuinde kant linksboven, dan zien we rechtsonder de connector voor de Apple.

Voor							Ac	hte
/ klok	SW:	1	S	W4	CP		SW7	CS
CB Tl					VIA		ACIA	
	( Bl	El	EPR E2	OMS E3	E4	) E5		
					_			

Figuur 2.1

Langs de bovenrand zitten connectoren voor randapparaten (CP en CS) en het batterijblok van de klok (CB), en drie blokken met zgn. DIP-schakelaars (SW1, SW4 en SW7). Met trimmer T1 kan de snelheid van de klok worden bijgesteld. In voetje B1 zit een EPROM met de Besturings-software, en in voetje E1 t/m E5 kunnen EPROMs worden gestoken met gebruikerssoftware. De DIP-schakelaars beinvloeden de verbinding van de onderdelen van de kaart. De precieze functie

de onderdelen van de kaart. De precieze functie ervan wordt besproken in hoofdstuk 10. Op dit moment is het voldoende, ze in te stellen volgens het patroon:

Een 'l' geeft aan dat een schakelaar in de ONstand staat.

De Vierlingkaart moet in één van de slots van de Apple worden gestoken. Alvorens dat te doen, moeten we eerst de COMPUTER UITSCHAKELEN. Doen we dat niet, dan is beschadiging van de computer en de kaart vrijwel zeker.

Verwijder nu van de Apple de kap door deze aan de achterkant omhoog te trekken. Til de kap van de computer af en leg hem opzij. Achter op het moederbord van de Apple zit een rij connectoren, de slots. De Apple ][ (Plus) heeft er acht, de //e zeven. De meest rechtse slot heeft nummer 7. De Vierlingkaart kan in elk van de slots worden gestoken, behalve slot 0. Ook past de kaart niet in slot 3 van een Apple //e indien er een 80-kolomskaart is gemonteerd. Tevens werkt de kaart niet goed in slot 2 als in slot 3 een Extended 80-kolomskaart zit.

In de loop der jaren is het gewoonte geworden, de keuze van het slotnummer te laten afhangen van de functie van de kaart. De conventie is:

Slot	Kaart
0	RAM- of ROM-kaart
1	Printer-interface (parallel of serieel)
2	Communicatie-interface (bv. Modem)
3	80-kolomskaart
4	Klokkaart
5	Vrij
6	Disk-interface
7	PAL-kleurenkaart

De Vierlingkaart is tegelijk printerinterface, communicatieinterface en klokkaart, en kan dus zowel in slot 1 of 2 als in slot 4. Aan te raden is, een slotnummer te kiezen dat past bij het meest voorkomende gebruik van de kaart.

De BASIC-voorbeelden in hoofdstuk 4 gaan ervan uit dat de kaart voornamelijk als klok gebruikt gaat worden, en dus in slot 4 hoort. Veel programma's staan er overigens op dat een printer- interface in slot 1 zit.

De batterijvoeding van de klok moet nu nog worden aangesloten. De drie meegeleverde oplaadbare batterijen worden in de batterijhouder geplaatst. Het is van groot belang dat dit op de juiste manier gebeurt. Op de batterijen staat vermeld, wat de plus (+) en wat de min (-) is. De min-kant komt op de veertjes in de houder te zitten, de plus-kant tegen de kontaktlipjes. Als de batterijen correct in de houder zijn gemonteerd, zitten ze om en om: plus boven, min boven, plus boven.

De stekker aan het batterijsnoertje wordt gestoken op connector CB (zie figuur 2.1). Dit moet op de juiste manier gebeuren, namelijk zodanig dat elk pennetje in een gaatje zitten. Klopt dit niet, dan kan de klok worden beschadigd.

Neem nu de batterijhouder en plaats deze aan de rechterzijde naast het moederbord van de Apple. Pak de kaart en steek deze voorzichtig in de gekozen slot. (Staat uw Apple ECHT uit?) Denk eraan dat de kaart goed recht wordt gehouden daar deze anders niet goed in de slot glijdt. De kaart moet nu netjes horizontaal in de Apple zitten. Plaats de kap weer op de computer. Deze mag nu weer worden ingeschakeld.

Uw Apple is nu gereed om de Klokhuis Vierlingkaart te gebruiken.

#### Onderhoud

Nieuwe oplaadbare batterijen leveren geen spanning af. Om ze zoveel lading te geven dat de klok ook met uitgeschakelde netspanning blijft lopen, moet de Apple minstens een uur aan blijven staan.

Bij aflevering is de klok op de Vierlingkaart zo goed mogelijk afgeregeld. Mocht echter blijken dat de klok voor of achter loopt, dan is kan dit met trimmer Tl (zie figuur 2.1) worden gecorrigeerd. Bij linksom draaien gaat de klok langzamer lopen, bij rechtsom draaien sneller. Het schroefje mag maximaal een kwart slag naar beide kanten worden verdraaid. In de praktijk zal gelijkzetten vrijwel nooit nodig zijn.

## 3 Principe van de werking

In dit hoofdstuk wordt uitgelegd hoe de Vierlingkaart is opgebouwd, en hoe de functies ervan worden bereikt. Begrip hiervan is nodig om de kaart ten volle te kunnen benutten. In de rest van deze handleiding wordt steeds naar dit hoofdstuk verwezen.

De Vierlingkaart is een uitbreidingskaart voor de Apple waarop vier functies verenigd zijn. Hoe is dat mogelijk? Andere kaarten bevatten immers een printerinterface OF een klok, maar niet beide. Wel, om te beginnen biedt de Vierlingkaart niet alle functies op het zelfde moment. Als de klokfunctie is geselecteerd, is bv. de printer niet aanspreekbaar, en andersom.

Vergelijk de Apple maar eens met een postkantoor met zeven loketten (de slots). Er zijn loketten met een enkele functie, bv. afgifte van giropasjes. Bij zo'n loket is onmiddellijk duidelijk, wat de klant wenst. Andere bieden meer functies, bv. verkoop van postzegels en loten. Bij deze moet de klant eerst tegen de beambte zeggen of hij postzegels danwel loten wil kopen. Dit komt overeen met een diskinterface waaraan twee drives zijn aangesloten, en waarbij telkens het nummer van de gewenste drive moet worden opgegeven.

De Vierlingkaart biedt keuze uit vier functies:

- Parallelle poorten. Hiermee kunnen twee groepen van tien signalen de computer worden in- en uitgestuurd.
- Seriële poorten. Hiermee kunnen gegevens de computer worden in- en uitgestuurd, en wel telkens met 1 bit tegelijk.
- 3. Klok. Deze houdt de datum en de dag van de week bij, en de tijd tot op seconden nauwkeurig.
- 4. EPROMs. Hierin kunnen programma's in 6502machinetaal worden opgenomen. Op de plaats van EPROMs kunnen ook RAMs worden gemonteerd.

Verder bevat de kaart nog een stukje werkgeheugen.

Nu is het allemaal goed en wel dat er een handvol IC's op de kaart zitten die met de buitenwereld kunnen praten, of uit zichzelf nuttige dingen doen, maar erg eenvoudig in het gebruik zijn ze niet. Zeker vanuit een BASIC-programma is het geen sinecure om bv. een seriele poort netjes tegen een modem te laten praten. Daarom is op de Vierlingkaart, zoals de gewoonte is op de meeste uitbreidingskaarten voor de Apple ][, plaats ingeruimd voor Besturingssoftware. Hiermee worden diverse populaire toepassingen van bovengenoemde functies zeer eenvoudig, namelijk:

- -- Een interface voor een parallelle printer. Deze gebruikt een parallelle poort.
- -- Een interface voor een seriële printer. Deze gebruikt de seriële poort.
- -- Een programma waarmee de Apple wordt omgebouwd tot terminal. Dit gebruikt ook de seriële poort.
- -- Een interface om de klok mee uit te lezen.
- -- Een programma om de klok mee gelijk te zetten.
- -- Een hulpmiddel om een programma in een EPROM te starten.

Elk van deze programma's zit in een apart deel van de besturingssoftware. Zo'n deel heet een 'bank'.

Nu rijst de vraag, hoe we de kaart vertellen, welke functie (of bank dus) we wensen. Het is heel eenvoudig: dat zeggen we tegen de beambte. Maar natuurlijk zit er geen kaboutertje op de kaart te luisteren. We leven in het tijdperk van de electronica. De beambte zit in een van de IC's, en daar kunnen we alleen met een programma iets mee doen. De beambte heet trouwens officieel 'B-register' (met de B van bank, inderdaad).

Het B-register beslaat een plaats in het geheugen van de Apple. Wordt in die plaats het nummer van een bank gezet, dan wordt onmiddellijk (nou ja, het kost wel een hele microseconde) de functie van die bank actief. Dus: als in het B-register het nummer van de klok-interface wordt gezet, dan IS de Vierlingkaart vanaf dat moment een klok!

En hoe, zult u vragen, vullen we het B-register? BASIC-programmeurs hebben daarvoor met het POKE-commando. Voor details kunnen zij terecht in hoofdstuk 4. Assembler-experts zullen meteen grijpen naar een store-instructie. Zij kunnen hun hart ophalen in hoofdstuk 9.

Rest alleen nog de vraag, welke functie er is geselecteerd als de Apple wordt aangezet. 'Geen functie' kan niet: het B-register bevat altijd een nummer. Welnu, bij het aanzetten van de computer (en ook na RESET) staat in het B-register het banknummer dat met SWl is ingesteld. Wat is SWl nou weer? Even opletten. Aan de bovenrand van de Vierlingkaart zitten, tussen wat andere onderdelen, drie blokjes met zgn. DIP-schakelaars. SWl is hiervan de voorste d.w.z. die welke het dichtst bij het toetsenbord zit als de kaart in de computer zit. Er zitten acht schakelaartjes op, genummerd van 1 t/m 8. Schakelaar 1 t/m 4 hiervan worden gebruikt om het banknummer in te stellen. Hoe dat precies in z'n werk gaat, staat beschreven in hoofdstuk 10.

Om alles nog eenvoudiger te maken bevat een van de banken een programma om een bank te kiezen. Op die manier kunt u vanaf het toetsenbord de Vierlingkaart tot printerinterface ombouwen, of de klok gelijkzetten. Hoofdstuk 4 vertelt er alles over.

#### Samenvatting

De Vierlingkaart bezit vier functies. Deze functies worden gebruikt in standaard-toepassingen. Deze toepassingen zijn verwezenlijkt in de besturingssoftware. Elke toepassing bezet een 'bank' van de besturingssoftware, en wordt gekozen met behulp van het B-register. Dit wordt in BASIC gevuld met POKE, en in assembler met een storeinstructie. Bij het aanzetten van de Apple staat in het B-register wat er in schakelaarblok SWI is ingesteld.

### 4 Gebruik in BASIC

De Vierlingkaart is uitgerust met Besturingssoftware die het mogelijk maakt, de diverse functies vanuit BASIC te gebruiken.

De Besturingssoftware is opgebouwd uit 32 banken, genaamd BSB's (Besturings-Software-Bank). De eerste 16 banken worden aangeduid met BSB-0 t/m BSB-9 en BSB-A t/m BSB-F. Elke BSB is 256 bytes groot. Er zijn twee soorten BSB: primair en secundair. De primaire banken bevatten elk een toepassing van een van de Vierlingfuncties; ze zijn inschakelbaar vanuit gebruikersprogramma's. De secundaire banken zijn alleen inschakelbaar vanuit een andere BSB. Het tweede zestiental banken is altijd secundair. Het instellen van de actieve BSB kan op diverse manieren gebeuren.

- 1) Met DIP-schakelaar SWl. Hiermee wordt ingesteld, welke van de eerste 16 banken actief is bij het aanzetten van de computer of na een RESET. De actieve bank bepaalt het 'gezicht' van de Vierlingkaart, bv. printerinterface of klokkaart.
- 2) Vanaf het toetsenbord. Hierbij wordt gebruik gemaakt van het programma in BSB-0; zie de hierna volgende beschrijving.
- 3) Vanuit een programma. De actieve bank wordt veranderd door het nummer ervan in het B-register van de Vierlingkaart te schrijven. In een BASIC-programma gaat dit met de POKE-instructie.

Dit nummer moet worden verhoogd met 128.
Dit geeft aan dat er vanuit een programma wordt geschakeld. Anders blijft de
waarde gelden die met schakelaar SW1 was
ingesteld.

Het B-register staat op byte 254 (hex \$FE) van de Besturingssoftware. Voorbeeld: als de Vierlingkaart in slot 4 zit, dan is het adres van het B-register gelijk aan \$C4FE ofwel 50430. In het algemeen is het adres van het B-register: 49406 + 256 \* SLOTNUMMER. Dus met:

POKE 50430,128+4

wordt BSB-4 ingesteld. Dat dit inderdaad is gebeurd, is te controleren met:

PRINT PEEK(50430)

Dit levert de waarde 4 op (dus niet verhoogd met 128).

Is er eenmaal een BSB gekozen, dan moet de kaart nog worden ingeschakeld. Dit gaat met de BASIC-commando's PR#n of IN#n, waarin 'n' het nummer is van de slot waar de kaart in zit.

Uitschakelen gebeurt met PR#0 of IN#0.

N.B. Deze commando's moeten op een speciale manier worden opgegeven in programma's die draaien onder (Pro) DOS.

De momenteel gedefinieerde primaire BSB's zijn:-

BSB	Omschrijving
****	COLD COLD SALES SALES SALES SALES SALES SALES SALES SALES SALES
0	Programmakiezer
1	Parallelle printer
2	Seriele printer
3	Terminal
4	Klok uitlezen
5	Klok gelijkzetten

De overige BSB's zijn secundair, en dus alleen voor intern gebruik door de primaire banken. Ze kunnen ook niet m.b.v. SWl worden ingeschakeld.

# 4.0 BSB-0 - Programmakiezer

De programmakiezer wordt gebruikt voor het vanaf het toetsenbord activeren van een van de BSB's of een programma in een van de vijf gebruikers-EPROMS.

Als BSB-0 actief is, kan de programmakiezer worden gestart met IN#n. Als de Vierlingkaart in slot 4 zit, is dit dus IN#4.

Het commando PR#n is niet bruikbaar voor het activeren van de programmakiezer.

Er verschijnen hierna enkele vragen, zodat de volgende dialoog ontstaat.

1) Keuze uit EPROM of BSB

Vraag: GEBRUIKERSEPROM STARTEN J/N?

Invoer: J Ga naar stap 3. Ga naar stap 2.

2) Keuze van een BSB-bank

Vraag : GEEF NUMMER IN TE SCHAKELEN BANK 1-F?

Invoer: cijfer

Dit is het nummer van de in te schakelen bank van de Besturingssoftware. Alleen primaire BSB's (de eerste 16) kunnen op deze manier worden ingeschakeld. Voorbeeld: invoer van 1 schakelt de parallelle printerinterface in.

De gekozen functie wordt hierna daadwerkelijk in gebruik genomen m.b.v. PR#n of IN#n.

#### 3) Starten van een Gebruikers-EPROM

Vraag: GEEF EPROM NUMMER(1-5)?

Invoer: cijfer

Dit is het nummer van de te starten EPROM. De voorste is nummer 1, de

achterste 5. Zie Figuur 2.1.

Vraag : GEEF ENTRYPOINT NUMMER(1-9)?

Invoer: cijfer

Dit is het beginpunt binnen de gekozen EPROM.

Een enkele EPROM kan tot 8 K bytes aan 6502-instructies bevatten. Dat is zo veel dat er meer programma's in een EPROM passen. Deze programma's worden aangeduid met een zogenaamd 'Entrypointnummer'. Een entrypoint is in dit verband een ingang in een EPROM, dus het beginpunt van êen van de programma's daarin. Welke entrypoints voor een bepaalde EPROM zijn gedefinieerd, staat in de bijbehorende documentatie.

Het aantal entrypoints per EPROM is onbeperkt, maar met BSB-0 zijn alleen

de eerste negen bereikbaar.

### 4.1 BSB-1 - Parallelle printer

Na activeren van BSB-1 fungeert de Vierlingkaart als een interface voor een parallelle printer. Zo'n printer kan met een parallelle-printerkabel worden aangesloten op connector CP (zie fig. 2.1). De werking van de interface wordt beinvloed door op zekere plaatsen in het geheugen een waarde te 'poken'. Het adres van die plaatsen hangt af van het slotnummer van de Vierlingkaart; dit wordt hieronder aangeduid met 'n'.

#### Regelbreedte | Adres 1784+n/\$6F8+n | Standaard 255

De interface houdt bij, hoeveel tekens er op een regel zijn geprint. Worden dit er meer dan de gegeven regelbreedte, dan wordt automatisch overgegaan op een nieuwe regel. De regelbreedte kan varieren van 1 t/m 254. Een waarde van 255 schakelt deze faciliteit uit; de linker marge wordt dan ook niet meer bijgehouden (zie beneden).

#### Bladhoogte | Adres 1272+n/\$4F8+n | Standaard 0

Bij het bedrukken van kettingformulieren bestaat de kans dat er tekst op de scheurrand terecht komt. Dit is te voorkomen door elk blad niet helemaal vol te zetten maar telkens een paar regels over te slaan. De printerinterface kan dit verzorgen als in de bladhoogte een waarde wordt gezet. De waarde moet 8 lager zijn dan het aantal regels.

Het maximaal aantal regels op een blad hangt af van de bladlengte en van de hoogte van elke regel. De meeste printers produceren 6 regels per inch. Er passen dus 66 regels op een blad van 11 inch, en 72 op een blad van 12 inch. De correcte waarde voor 'bladhoogte' is dan respectievelijk 58 en 64.

De interface veroorzaakt de overgang naar het volgende blad door 7 blanco regels te versturen. Er wordt dus geen FF-code (Form Feed, decimaal 12) naar de printer gestuurd. Deze functie vervalt als er een bladhoogte van 0 is ingesteld.

Linkermarge | Adres 1144+n/\$478+n | Standaard 0

Elke regel die een printer afdrukt, begint in principe zo ver mogelijk naar links. Dat kan echter lastig zijn als de prints bijv. in een ringband moeten worden opgeborgen. Daarom kan de printerinterface automatisch een linkermarge bijhouden. Het aantal posities dat deze marge inneemt, wordt betrokken uit de Marge-byte. De maximale waarde voor de marge is 255 (hoewel dat waarschijnlijk nooit zal voorkomen).

Vlaggen | Adres 2040+n/\$7F8+n | Standaard 0

Er zijn nog drie stuurgegevens voor de printer mogelijk. Deze hebben de vorm van een vlag, d.w.z. ze kunnen 'aan' of 'uit' staan. De vlaggen zijn:

1) Video Standaard uit

In sommige omstandigheden kan het nuttig zijn, op het beeldscherm van de Apple te zien, welke tekens er naar de printer worden gestuurd. Dit wordt bereikt door de Videovlag aan te zetten. Hiermee wordt wel de regelbreedte tot 40 posities beperkt.

### 2) Automatische Linefeed

Standaard uit

De meeste printers gaan na het ontvangen van een CR-code (Carriage Return, decimaal 13) naar de linkerkant van het papier en tegelijk naar de volgende regel. Er zijn echter ook printers die tevens een LF-code (Line Feed, decimaal 10) nodig hebben om naar de volgende regel te gaan. Ontbreekt deze, dan worden alle regels over elkaar geprint. Voor die printers kan de interface deze Line Feed verzorgen.

#### 3) Formfeed-simulatie

Standaard uit

Een FF-code (Form Feed, decimaal 12) heeft als functie, een overgang naar een nieuw blad te bewerkstelligen. Sommige printers reageren hier echter niet op. Om de uitvoer dan toch in bladzijden te verdelen, kan de formfeed-vlag worden aangezet. De interface produceert dan na ontvangst van een FF-code zoveel Linefeeds dat het einde van het blad (ingesteld met de Bladhoogte) bereikt is.

De vlaggen staan alle op het zelfde adres en worden ingesteld met de som van de codes voor de gewenste vlaggen.

dec	hex	Effect 
32	\$20	Formfeed
64	\$40	Linefeed
96	\$60	Linefeed en formfeed
128	\$80	Video
160	\$A0	Video en formfeed
192	\$C0	Video en linefeed
224	\$E0	Alles

# 4.2 BSB-2 - Seriële printer

Na activeren van BSB-2 fungeert de Vierling-kaart als een interface voor een seriële printer. Deze kan met een seriële printerkabel worden aangesloten op connector CS (fig. 2.1).

De manier waarop de tekens naar de printer gaan, is de volgende:

- 8 bits.
- 1 startbit.
- 2 stopbits.
- Geen pariteitsbit.
- Snelheid instelbaar met schakelaar SW4.

N.B. De aangesloten printer moet de tekens wel op deze manier kunnen accepteren. Blijkt dat niet zo te zijn, dan moet er iets aan de instelling van de printer worden veranderd. Hoe dit gaat, staat in de gebruiksaanwijzing.

De seriële poort heeft twee kanten, nl. voor in- en voor uitvoer. Via de uitvoerkant gaan de gegevens van de computer naar de printer; via de invoerkant kan de printer aangeven dat er even niets gezonden mag worden. Dit gaat met CONTROL-S (DC3, decimaal 19). Met CONTROL-Q (DC1, decimaal 17) wordt de lijn weer vrij gegeven. Dit zogenaamde XON/XOFF-protocol wordt door de interface ondersteund.

Voor de seriële printer zijn de zelfde stuurmogelijkheden beschikbaar als voor de parallelle, dus:

	adı	stand.	
Regelbreedte	1784+n	\$6F8+n	255
Bladhoogte	1272+n	\$4F8+n	0
Linkermarge	1144+n	\$478+n	0
Vlaggen	2040+n	\$7F8+n	0

Daarenboven is er de volgende instelling:

Lijnsnelheid | Geen adres | Standaard: SW4

Elke seriële lijn werkt met een bepaalde snelheid. Deze kan varieren van 150 tot 19200 bits per seconde. Bij inschakelen van de Vierlingkaart als seriële printerinterface geldt de snelheid die met schakelaar SW4 is ingesteld. Zie hoofdstuk 10 voor een beschrijving daarvan.

4-9

## 4.3 BSB-3 - Terminal

Deze bank maakt m.b.v. de seriële poorten een terminal van de Apple. In het algemeen zal de Vierlingkaart daarvoor verbonden worden met een 'modem' die op zijn beurt is verbonden met het telefoonnet. Aan de andere kant van de lijn bevindt zich dan een andere computer. Het is een 'domme' terminal: er zijn bijv. geen mogelijkheden, tekst op schijf op te slaan. Alles wat op het toetsenbord wordt ingetikt, gaat regelrecht de lijn op, en alles wat van buiten komt, verschijnt op het scherm. Dit is 40 kolommen breed; 80 is niet mogelijk.

#### Initialiseren

Direct na het inschakelen moet de terminal worden ingesteld. De dialoog verloopt aldus:

VIERLINGKAART TERMINAL EMULATIE Vx.y

GEEF LIJNSNELHEID: 1=150 2=300 3=600 4=1200 5=2400 6=4800 7=9600 8=19200 ?

Dit geeft de transportsnelheid aan in bits per seconde. De zendsnelheid is gelijk aan de ontvangsnelheid. De Apple is met dit programma dus niet bruikbaar als Viditel-terminal.

GEEF DATAFORMAAT: 1=7-EVEN 2=7-ODD 3=8-NONE 4=8-EVEN 5=8-ODD

Dit geeft het aantal bits per teken aan (7 of 8) en de pariteit (even, oneven of geen).

GEEF DUPLEXMODE: H=HALF F=FULL ?

Dit geeft aan of de andere kant elk ontvangen teken terugstuurt. Is dat niet het geval (Half Duplex), dan zet het programma de ingetikte tekst zelf op het scherm. Komt de tekst dubbel op het scherm, dan werken we Full Duplex.

#### Speciale tekens

Boven is gezegd dat alle tekens ongewijzigd worden uitgestuurd. Dit is niet helemaal waar: de volgende tekens (of combinaties daarvan) hebben een speciale betekenis.

DEL (decimaal 127) werkt hetzelfde als de pijl naar links (BS, decimaal 8), d.w.z. dat het teken links van de cursor verdwijnt.

de cursor verdwijnt.

(decimaal 19) werkt net zoals bij de seriële interface, d.w.z. dat uitvoer NAAR de terminal wordt tegengehouden tot er een CONTROL-Q (decimaal 17) wordt ingetoetst.

Komt CONTROL-S naar de terminal toe, dan kan er niets meer worden ingetoetst totdat een CONTROL-Q wordt ontvangen.

CONTROL-Q Zie CONTROL-S.

De volgende combinaties werken alleen vanaf het toetsenbord.

- <ESC> Dit stelt de Escape-toets voor.
  Deze heeft een speciale functie:
- <ESC> D Schakelt tussen Half en Full Duplex
  (zie Initialiseren).

- <ESC> <ESC> Verzendt een <ESC>-teken.

## 4.4 BSB-4 - Klok uitlezen

De klok op de Vierlingkaart biedt de mogelijkheid, op zeer eenvoudige wijze in een programma te beschikken over de tijd, datum, en dag van de week.

Het gebruik van de klok in een BASIC-programma gaat als volgt.

- 1. Onthoud de oude BSB.
- 2. Kies de klokfunctie (BSB-4).
- Schakel de invoer om naar de Vierlingkaart.
- 4. Lees de tijd uit de Vierlingkaart (met INPUT).
- 5. Schakel de invoer terug.
- 6. Schakel de oude BSB weer in.

De tijd wordt geleverd in een string met als inhoud:

```
Positie 11111111
12345678901234567
|uu;mm;ss jjmmdd w|
```

Hierin betekenen de letters achtereenvolgens:

uu	Uur	(00-23)
mm	Minuten	(00-59)
SS	Seconden	(00-59)
jj	Jaar	(00-99)
mm	Maand	(01-12)
dd	Dag	(01-31)
W	Dag van de week	(0-6, 0=maandag)

Na het lezen van de tijd moet het programma er weer voor zorgen dat de invoer goed worden omgeleid. Dit gaat gewoonlijk met IN#0.

#### Voorbeeld

Het volgende programma leest voortdurend de tijd en laat deze op de bovenste regel van het scherm zien.

- 10 HOME: D\$=CHR\$(4): REM Code voor DOS
- 20 SV=4: REM Slotnummer van Vierlingkaart
- 30 BREG=49406 + 256\*SV: REM Adres van Bregister
- 40 OB=PEEK(BREG): REM Bewaar oud banknummer
- 50 POKE BREG, 128+4: REM Kloklees-BSB aan
- 100 PRINT D\$"IN#"SV: REM Invoer van Vierling
- 110 INPUT "";T\$: REM Lees de tijd
- 120 PRINT D\$"IN#0": REM Invoer van toetsenbord
- 140 REM Toon de tijd midden bovenaan het scherm
- 150 VTAB 1: HTAB 9: PRINT T\$
- 165 REM Stop als er een toets is aangeraakt
- 160 IF PEEK(-16384) < 128 THEN 100
- 170 POKE -16368,0: REM Vergeet de toets
- 175 REM Herstel de originele BSB
- 180 POKE BREG, 128+OB
- 999 END

Dit programma wordt afgebroken met een willekeurige toets.

- N.B. Op de bijgeleverde schijf staat VIND4LING.SUB, een BASIC-subroutine die het slotnummer van de Vierlingkaart bepaalt. Door daarvan gebruik te maken, hoeft dat nummer niet in het programma te worden ingebouwd.
- N.B. In de "Gebruikershandleiding Vierling-kaartprogramma's" staat het KLOK-commando beschreven, een commando dat aan DOS 3.3 kan worden toegevoegd, en dat de klokgegevens op het scherm toont.

### 4.5 BSB-5 - Klok gelijkzetten

Bank 5 dient voor het gelijkzetten van de klok. Dit is zelden nodig daar de Vierlingkaart is voorzien van batterijen. Hiermee blijft de klok doorlopen als de computer is uitgeschakeld.

Allereerst wordt BSB-5 ingeschakeld en daarna IN#n getikt ('n' is het slotnummer van de Vierlingkaart). De computer toont de klokgegevens nu in de vorm:

VIERLINGKAART KLOK ZETTEN Vx.y

UU:MM:SS JJMMDD W uu;mm;ss jjmmdd w

Dit zijn achtereenvolgens uren, minuten, seconden, het jaar, de maand, dag, en weekdag. De weekdagen zijn genummerd van 0 t/m 6; maandag is 0.

De gegevens kunnen nu worden aangepast met de volgende toetsen:

0-9 Hiermee wordt een getal aangepast. Veranderen van de seconden heeft echter geen zin daar deze altijd nul worden.

Deze pijl zet de cursor een plaats naar links.

RETURN Dit sluit de invoer af. Dit gebeurt automatisch als het einde van de regel wordt bereikt.

rest Deze laten staan wat er stond.

Als bijvoorbeeld het scherm toont:

17;13;47 850127 7

en de invoer bestaat uit 4 spaties, een 5, en RETURN, dan is het resultaat:

17;15;00 850127 7

### 4.6 EPROMS

Op de Vierlingkaart is plaats voor vijf vrij te programmeren EPROMs, genummerd van 1 t/m 5. In een EPROM staat een programma in 6502-machinetaal. Hoe dat er precies moet uitzien, staat beschreven Hoofdstuk 9.

Bij het activeren van een programma in een EPROM moet, behalve het nummer van de EPROM, ook het zgn. entrypoint worden opgegeven. Dit geeft het deel aan van het programma dat gewenst is. Als een EPROM-programma is afgelopen, dan keert het terug naar het punt waar het was geactiveerd.

Het activeren van een EPROM-programma vanaf het toetsenbord is beschreven bij BSB-0. Om een EPROM-programma vanuit een BASIC-programma te activeren, moet er een aantal dingen gebeuren:

- 1) Onthouden van het oude BSB-nummer.
- 2) Selecteren van de Programmakiezer (BSB-0).
- Doorgeven van het nummer van de EPROM en het gewenste entrypoint.
- 4) Aanroepen van de EPROM-activeringsroutine.
- 5) Inschakelen van de oude BSB.

Om bijv. entrypoint 1 van EPROM 3 te activeren is het volgende nodig:

- 1010 CN00 = 49152 + SV\*256: REM Vierling-adres
- 1020 BREG = CN00 + 254: REM B-register
- 1030 OB = PEEK(BREG): REM Onthoud oude BSB
- 1035 REM Kies de Programmakiezer (BSB-0):
- 1040 POKE BREG, 128+0
- 1050 POKE 1400,3: REM Het EPROM-nummer
- 1060 POKE 1528,1: REM Het entrypointnummer
- 1070 CALL CN00+241: REM Start EPROM-programma
- 1080 POKE BREG, 128+OB: REM Herstel oude BSB

### 5 Gebruik zonder DOS

De voorbeelden in het BASIC-hoofdstuk zijn er telkens vanuit gegaan dat er gebruik gemaakt werd van DOS (Disk Operating System). De redenatie hierachter was dat dit in de praktijk meestal het geval zal zijn. Mocht zich de noodzaak voordoen, de Vierlingkaart te gebruiken in een BASIC-programma zonder DOS, dan zijn er enkele eenvou-dige aanpassingen nodig. Het verschil zit 'm in het omleiden van de invoer

en uitvoer. Wat met DOS wordt geschreven als:

120 PRINT CHR\$(4); "PR#1"

moet zonder DOS worden geschreven als:

120 PR#1

En wat met DOS:

345 PRINT CHR\$(4);"IN#4"

heet, is zonder DOS:

345 IN#4

Let wel: deze verschillen hebben alleen betrekking op programma's. Vanaf het toetsenbord blijven we gewoon IN#4 en PR#1 tikken.

### 6 Gebruik onder ProDOS

ProDOS, het nieuwste Disk Operating System voor de Apple ][, verschilt bij gebruik in BASIC niet erg van zijn voorganger, DOS 3.3. Er is echter een verschil dat bezitters van de Vierlingkaart zal interesseren, nl. het gebruik van een klokkaart.

Bij het maken en wijzigen van een file op een diskette noteert ProDOS automatisch de datum en het tijdstip waarop dat gebeurt. ProDOS haalt deze gegevens uit vaste plaatsen in het geheugen. Deze kunnen vanuit een programma worden gevuld, bijv. door het STARTUP-programma dat op de ProDOS-schijf staat. Ze blijven dan verder gelijk, d.w.z. de tijd wordt niet automatisch bijgehouden. Maar als ProDOS bij het opstarten ziet dat er een klokkaart aanwezig is, dan wordt elke keer de datum en tijd gebruikt die deze kaart levert.

Hoe ontdekt ProDOS dat een bepaalde kaart een klokkaart is? Eenvoudig: de klokkaart van het enige type dat ProDOS kent, heeft een besturingsprogramma dat op een paar plaatsen bekende waarden bevat. De Vierlingkaart kan op deze plaatsen heel andere waarden hebben, daar bij het opstarten best een andere functie geselecteerd kan zijn dan de klok; lees daar 'Principe van de werking' (hoofdstuk 3) nog maar eens op na.

Toch willen we wel graag de Vierlingklok door ProDOS laten gebruiken. Daar moeten we wel wat voor doen: als ProDOS niet zelf kan zien dat we een klokkaart hebben, vertellen we het hem gewoon.

De manier om ProDOS bekend te maken met het bestaan van een klokkaart is de volgende.

- Stap 1. Zoek de Vierlingkaart op.
- Stap 2. Selecteer de klokfunctie (BSB-4).
- Stap 3. Zet het adres van de klokuitleesroutine in de 'System Page' van ProDOS.

Het opzoeken van de kaart kan het beste gebeuren in STARTUP, het programma dat automatisch wordt gedraaid als een ProDOS-schijf met BASIC wordt opgestart. Een aangepast STARTUP-programma wordt meegeleverd.

Voor het opzoeken van de Vierlingkaart in BASIC kan de zelfde methode worden gebruikt als die welke ProDOS toepast. Elke BSB bevat op enkele vaste plaatsen bekende waarden. We hoeven dus alleen maar achtereenvolgens alle slots onder de loep nemen, en na te gaan, welke daarvan op de juiste plaats de juiste codes bevat.

Een programma dat dit doet, kan er aldus uitzien.

```
4 D$=CHR$(4): REM Nodig voor ProDOS
```

- 10 GOSUB 1000
- 20 IF SV = 0 THEN 100: REM Geen Vierling
- 30 POKE CN+254,128+4: REM Klok aan
- 40 PRINT D\$;"IN#";SV
- 50 INPUT "";T\$
- 60 PRINT D\$; "IN#0"
- 70 PRINT "De tijd is ";T\$
- 100 REM Rest van het programma...
- 1000 REM Subroutine die de klok zoekt.
- 1010 CN = 49152: REM Hex \$C000
- 1015 REM Bekijk alle toepasselijke slots
- 1020 FOR SV=1 TO 7
- 1030 CN = CN + 256: REM Beginadres van slot SV: \$C100, \$C200, ... \$C700
- 1060 REM Kijk of de codes kloppen
- 1061 IF PEEK( CN+247 ) <> 9 THEN 1090 1062 IF PEEK( CN+249 ) <> 145 THEN 1090 1063 IF PEEK( CN+251 ) <> 108 THEN 1090

- 1080 RETURN: REM Gevonden; BSB-4 staat al aan
- SV bevat het slotnummer, 1084 REM
- 1085 REM CN het slotadres
- 1090 NEXT SV
- 1099 SV=0: RETURN: REM Niet gevonden

N.B. Een BASIC-subroutine die bovenstaande bewerkingen uitvoert, staat onder de naam VIND4LING.SUB op de bijgeleverde schijf.Daarop staat tevens een STARTUP-programma dat de Vierling-klok aan ProDOS koppelt. Ten gevolge van een leemte in de documentatie van ProDOS is het niet mogelijk gebleken, dit op de meest elegante wijze te verwezenlijken. Er is nu gekozen voor een hulproutinetje in pagina 3. Het begin ligt omstreeks adres \$3BO; er is dus nog wat ruimte over.

| LET OP! Er zijn BASIC-programma's die in | pagina 3 machinetaalroutines zetten. Het | is dus mogelijk dat deze programma's niet | werken als de klok van Vierlingkaart aan | ProDOS is gekoppeld.

# 7 Gebruik vanuit Pascal

Het gebruik van de Vierlingkaart vanuit Pascal is in principe mogelijk maar wordt op dit moment nog niet ondersteund.

# 8 Gebruik onder CP/M

Het gebruik van de Vierlingkaart onder het CP/M Operating System is in principe mogelijk maar wordt op dit moment nog niet ondersteund.

# 9 Gebruik in Machinetaal

Dit hoofdstuk is bestemd voor diegenen die de Vierlingkaart willen gebruiken vanuit machinetaalprogramma's. Zulke programma's kunnen in het RAM-geheugen van de Apple staan, maar ook in een EPROM die in een voetje op de Vierlingkaart wordt gestoken.

De onderwerpen die aan de orde komen, zijn:

- Bankswitching - het gebruiken van de beperkte adresruimte van de 6502 om toch een groot aantal geheugenplaatsen te bereiken.

- Interrupts - signalen die door de diverse functies van de kaart op onvoorspelbare momenten kunnen worden opgewekt om de aandacht te vragen voor iets dat zij hebben waargenomen.

- Registers - speciale geheugenposities op de kaart die de werking ervan besturen. Hiertoe behoren:

B-register - BSB-selectie C-register - Functie-keuze K-register - Klokbesturing D-register - Klokgegevens S-register - ACIA-snelheid

Om ten volle profijt van dit hoofdstuk te kunnen trekken, kan enige kennis van programmeren in 6502-assembleertaal nuttig zijn.

# 9.1 Bankswitching

Centraal in de opzet van de Vierlingkaart staat een techniek genaamd 'bank switching'. Dit is een methode om een groter geheugen te kunnen gebruiken dan er met directe adressering bereikbaar is.

# Geheugenindeling

Een probleem met 8-bits microprocessoren is dat ze 'maar' 65536 bytes kunnen adresseren. Dit is namelijk het grootste aantal verschillende adressen dat met 16 bits is te maken: 2 tot de macht 16. Dit wordt afgekort tot 64 K (64 x 1024 = 65536). Het geheugen van een microprocessor ziet er dus zo uit:

# Adres ---\$0000 eerste byte | E

De \$ geeft aan dat het adres als hexadecimaal getal is genoteerd.

De geheugenindeling van de Apple wordt gedeeltelijk bepaald door de 6502, en ziet er aldus uit:

```
Adres Gebruik
-----
$0000 Page 0
$0100 Stack
$... Text- & Hires-pagina's, Basic-programma en DOS.
$C000 I/O-adressen (4096 bytes)
$D000 ROM (3 x 4096 bytes)
$FFFF laatste byte
```

In een 48K-systeem bestaat het geheugen van adres \$0000 t/m \$BFFF uit RAM.

Via de I/O-adressen communiceert de Apple met de buitenwereld.

De 12K bytes vanaf \$D000 bevatten ROM met Basic en de Monitor.

Dit alles bij elkaar is dus 64 K bytes.

# De RAM-kaart

Er bestaat echter ook nog zo iets als de 16 K RAM-kaart. Deze is o.a. nodig om de Apple genoeg geheugen te geven voor het Pascalsysteem. Rijst de vraag, hoe de 6502 dit geheugen adresseert. Welnu, dat gaat dus met bank switching. Het geheugen op de RAM-kaart heeft de adressen \$D000 t/m \$FFFF toegewezen gekregen. De geheugenindeling is dus:

Adres	Gebruik	Alternatief	Alternatief 2
\$0000	RAM		
\$C000	I/O		
\$D000	ROM	RAM-kaart	RAM-kaart, extra
\$E000	ROM	RAM-kaart	· —
\$F000	ROM	RAM-kaart	-

ingebouwde ROM en de RAM-kaart bezetten De dezelfde adressen maar zitten elkaar niet in de weg omdat ze naar keuze kunnen worden in- en uitgeschakeld. Dit gebeurt met de 'soft switches', speciale adressen in het I/O-gedeelte. Ze heten 'soft' om ze te onderscheiden van 'harde' draai- en wipschakelaars. Door bv. gebruik te maken van de soft switch op adres \$C080 wordt de ROM uit-, en de RAM-kaart ingeschakeld. De RAM-kaart bevat 16 K bytes; 12 K hiervan vinden plaats van \$D000 t/m \$FFFF. De resterende 4 K komen in het gebied van \$D000 t/m \$DFFF, dat hiermee dus driedubbel wordt gebruikt. (Plaatsing vanaf \$C000 is niet mogelijk omdat daar de soft switches zitten, zodat dan onder andere het omschakelen van RAM niet meer mogelijk zou zijn.)

Overigens: in de Apple //e is de extra 16K RAM reeds ingebouwd. Het heet daar Extension-RAM.

# Besturings-ROM

Een uitgebreide versie van de schakelmethode van de RAM-kaart wordt gebruikt in de Vierlingkaart. Elke uitbreidingskaart voor de Apple heeft een vast deel van het geheugen tot zijn beschikking. Het adres daarvan is kan worden afgeleid uit het nummer van de slot waar de kaart in zit, nl. vanaf \$Cn00. Een kaart in slot 5 kan bv. beschikken over de adessen \$C500 t/m \$C5FF.


In dit adresgebied zit op de meeste kaarten een ROM-geheugen. Op een diskinterface zit hier bv. het programma dat het allereerste begin van DOS van de diskette leest. Op de Vierlingkaart zit hier een EPROM met de Besturingssoftware. In hoofdstuk 3 is verteld dat de Besturingssoftware bestaat uit een aantal banken, genaamd BSB-0 t/m BSB-1F. Al deze banken zijn op hetzelfde adres te

bereiken, dus vanaf \$Cn00. De keuze van de bank wordt bepaald door de inhoud van het B-register.

# Het B-register

Het B-register beslaat een positie in het geheugen dat hoort bij de slot met de Vierlingkaart. Het is in feite byte 254 van de Besturings-software. Het zit dus zo: van \$Cn00 t/m \$CnFF zit een ROM met de Besturingssoftware voor de Vierlingkaart. Gewoonlijk heeft het totaal geen zin, naar een ROM te schrijven. Maar op adres \$CnFE zit een stukje RAM, en als daarin een banknummer wordt gezet, verandert de inhoud van de rest van het adresgebied.

De indeling van het B-register is:



Figuur 9.1

\* SOFT geeft aan, op welke manier er een BSB moet worden gekozen.

Is SOFT 1, dan gebeurt dit met het B-register. Is SOFT 0, dan gebeurt dit met schakelaar SW1.

\* Al2 t/m A8 vormen samen het BSB-nummer. Schakelaars 1 t/m 4 van SWl zijn verbonden met A8 t/m All. Hiermee kunnen BSB-0 t/m BSB-F worden ingesteld.

Let wel: het vanuit een programma inschakelen van een BSB gebeurt door naar het B-register te SCHRIJVEN met SOFT=1. Het LEZEN van het B-register levert het nummer van de actieve BSB zonder het SOFT-bit.

In feite zit het B-register vast aan alle adressen van \$Cn00 t/m \$CnFE, maar de afspraak is dat alleen \$CnFE wordt gebruikt.

#### Extension-ROM

De oplettende lezertjes zal iets zijn opgevallen. Het hoogste slotnummer in een Apple is 7. Het hoogste adres van een ROM op een uitbreidingskaart is dus \$C7FF. Maar het I/O-deel van het geheugen loopt tot \$CFFF. Er zijn dus meer dan 2000 adressen over. Wees gerust, zo verspillend is de ontwerper niet geweest. Alle uitbreidingskaarten zijn gerechtigd, dit gebied te bezetten met een stuk ROM. Omdat dit een uitbreiding is van de 'normale' kaart-ROM, heet dit 'Extension ROM'. Het gebruik ervan is uiterst eenvoudig: een programma in de ROM in \$Cnxx springt gewoon naar een adres in het bereik \$C800 t/m \$CFFF. Er zit wel een voorwaarde aan: voordat dit gebeurt moet elke kaart ervoor zorgen dat de Extension ROM van alle andere kaarten is uitgeschakeld. Als er namelijk meer ROMs tegelijk actief zijn, reageren deze allemaal op een gegeven adres, en is het resultaat geheel onvoorspelbaar. Het uitschakelen van Extension ROM gebeurt door het aanspreken van het adres \$CFFF, bv. met een LDA-instructie. Omgekeerd houdt dit in dat elke kaart op dat CFFFsignaal moet reageren, en wel met het uitschakelen van zijn eigen ROM. De Vierlingkaart dus ook.

# Gebruikers-EPROMs

De Vierlingkaart kan Extension ROM bezetten met een programma in ëën van de gebruikers-EPROMS.

Nu zitten er, zoals bekend, vijf EPROM-voetjes op de Vierlingkaart. Elk ervan kan de hele adresruimte van \$C800 t/m \$CFFF vullen. Er moet dus een keus worden gemaakt. Deze keus geschiedt met het

zgn. C-register.

Verder kan elke EPROM 2K, 4K of 8K (resp. 2048, 4096 of 8192) bytes bevatten. De eerste maat past precies, de overige zijn veel te groot en vormen dus een probleem. Om dit op te lossen zijn grote EPROMs verdeeld in stukken van 2K. De keuze van het stuk dat in Extension ROM wordt geplaatst, geschiedt eveneens met het C-register.

# Het C-register

Het C-register bezet, evenals het B-register, een plaats in het adresgebied dat hoort bij de slot met de Vierlingkaart. Het heeft adres \$CnFF. De indeling is:



Figuur 9.2

- \* Het CARD-bit moet op 1 staan om de Vierlingkaart aan te zetten.
- \* Bits 0 t/m 2 (selectie) bevatten het nummer van de EPROM. Hoe de EPROMs zijn genummerd, staat aangegeven in de volgende tabel.

2	1	0	Functie
0	0	0	Geen
0	0	1	EPROM 1
0	1	0	EPROM 2
0	1	1	EPROM 3
1	0	0	EPROM 4
1	0	1	EPROM 5
1	1	0	Klok
1	1	1	ACIA

N.B. De klok en de ACIA worden later besproken.

\* Met HOOG en LAAG wordt ingesteld, welke 2K-deel van een grote EPROM gewenst is, nl:

HOOG	LAAG	deel	adres			
0	0	0	0000	\$0000		
0	1	1	2048	\$0800		
1	0	2	4096	\$1000		
1	1	3	7144	\$1800		

Bovendien moet het programma in de EPROM op de hoogte zijn van de omvang van die EPROM.

\* RAM moet op 0 staan om een EPROM in te schakelen. Wat er gebeurt als RAM op 1 staat, wordt beschreven in de volgende paragraaf.

Wat er in het C-register is geschreven, kan ook weer worden teruggelezen.

# Vierling-RAM

Op de Vierlingkaart is plaats ingeruimd voor een hoeveelheid werkgeheugen, te weten 1024 bytes RAM. Deze 1K bytes zijn verdeeld in vier banken van 256 bytes; ze bezetten adressen \$CF00 t/m \$CFFE. Adres \$CFFF mag niet worden gebruikt omdat daarmee de Extension ROM (en dus ook de Vierling-RAM) wordt uitgeschakeld.

Het inschakelen van de RAM, en het instellen van de gewenste bank, geschiedt met het C-register. De gebruikte bits zijn de volgende (zie figuur 9.2):

\* RAM (bit 7) moet 1 zijn om een RAM-pagina te plaatsen vanaf \$CF00.

\* Bits 0 t/m 2 (selectie) stellen een EPROM-nummer voor. Van de geselecteerde bank van die EPROM zijn de bovenste 256 bytes onbruikbaar; daar zit RAM.

\* RAMH (bit 6) en HOOG (bit 5) geven de gewenste RAM-bank van 256 bytes aan:

RAMH	HOOG	bank	adı	ces
0	0	0	000	\$000
0	1	1	256	\$100
1	0	2	512	\$200
1	1	3	768	\$300

#### Conflicten

De ruimte op de Vierlingkaart is, hoe omvangrijk de kaart ook is, beperkt. Daardoor is het niet mogelijk gebleken, alle functies gelijktijdig toegankelijk te maken. Het komt erop neer dat er een keuze gemaakt zal moeten worden uit:

- Eén van de EPROMS, OF de klok, OF de ACIA. Hieruit volgt dat de klok en de ACIA niet direct bruikbaar zijn vanuit een programma in een gebruikers-EPROM. (De VIA overigens wel.)
- 2K aan gebruikers-EPROM, maar geen toegang tot RAM, OF 1,75K aan EPROM met 256 bytes RAM,

waarbij nog moet worden aangetekend dat niet alle EPROM-banken toegang hebben tot alle RAM-banken.

De Vierling-RAM wordt ook gebruikt door de Besturingssoftware. Deze legt beslag op het gebied van \$CF00 t/m \$CF3F van RAM-bank 0.

#### 9.2 Interrupts

Een interrupt is een tijdelijke onderbreking van de normale afloop van een programma, met als doel, te reageren op een gebeurtenis buiten de computer. Dit kan bv. zijn dat er een teken via een seriele poort is binnengekomen, dat een klok een heel uur heeft bereikt, of dat er iemand op een knop heeft gedrukt.


Hoewel dit hoofdstuk handelt over programmeren in machinetaal, is het wel aardig er op te wijzen dat BASIC ook een interrupt-mogelijkheid bezit. Een BASIC-programma namelijk dat is afgestopt met de CONTROL-C-toets, kan worden doorgestart met het CONT-commando. In de tussentijd kan de inhoud van diverse variabelen zijn bekeken (met PRINT) of zelfs veranderd.

# Machine-interrupts

Een interrupt op machineniveau treedt op als een van de interrupt-aansluitingen van de 6502-microprocessor een bepaald signaal krijgt. De 6502 houdt dan op met het uitvoeren van het programma waar hij mee bezig was, en begint een ander programma uit te voeren. Dit nieuwe programma reageert op de situatie die de interrupt heeft veroorzaakt, en staat bekend als een 'interruptroutine'.

Heeft de interruptroutine zijn taak volbracht, dan moet het onderbroken programma worden herstart. Hiervoor is een speciale instructie: RTI. Dit staat voor 'ReTurn from Interrupt'.

Het hele proces wordt schematisch voorgesteld in figuur 9.3.



Figuur 9.3

# Interruptssoorten

De 6502 kent twee soorten interrupt.

- NMI: Non-Maskable Interrupt. Deze treedt op als de spanning aan de NMI-pen van de 6502 van hoog naar laag gaat. Deze interrupt is, zoals de naam aangeeft, niet tegen te houden.
- IRQ: Interrupt ReQuest. Deze treedt op zolang de spanning aan de IRQ-pen van de 6502 nul is. Deze interrupt is wel tegen te houden, namelijk met de instructie SEI (SEt Interrupt). In een interrupt-routine zijn IRQ-interrupts automatisch geblokkeerd. Toelaten van IRQ- interrupts gaat met de instructie CLI (CLear Interrupt).

# Interruptvectoren

Het starten van een interruptroutine wordt door de 6502 verzorgd. Het beginadres van zo'n routine is niet vast: het staat op een plaats in het geheugen die aan de 6502 bekend is. Zo'n geheugenplaats met een adres heet een 'vector', in dit geval 'interruptvector'.

De interruptvector voor de IRQ staat op adres \$FFFE/FFFF, die voor de NMI op adres \$FFFA/FFFB. Dit zijn adressen die bij het Monitor-programma horen. Omdat deze in een ROM staat en dus niet is te veranderen, verwijzen de vectoren naar plaatsen binnen de Monitor. Daarvandaan wordt dan gesprongen naar de werkelijke interrupt-routines.

De adressen hiervan staan in RAM en kunnen dus naar believen worden veranderd.

De 'zachte' vector voor de NMI-interrupt staat op adres \$3FC/3FD, die voor de IRQ-interrupt op adres \$3FE/3FF.

# Vierling-interrupts

Met SW7 (zie hoofdstuk 10) kunnen de klok, de VIA en de ACIA zo worden geschakeld dat ze al dan niet een IRQ en/of een NMI kunnen veroorzaken. Of ze werkelijk een interrupt veroorzaken, hangt af van commando's die ze hebben ontvangen.

Denk nu eens aan de situatie dat SW7 zo is geschakeld dat zowel de ACIA als de VIA een IRQinterrupt kan veroorzaken, en er treedt een IRQ-interrupt op.

Vraag: Welke van de twee is het?

Antwoord: Dat zoeken we op. Elke functie die een interrupt kan veroorzaken, bezit een status-register waarin de interruptroutine kan zien of deze functie wil interrumperen. Hoe dat register er precies uitziet, staat in de beschrijving van die functie.

#### Waarschuwing

Er zijn programma's die niet onderbroken mogen worden omdat de goede werking afhangt van het binnen een bepaalde tijd uitvoeren van zekere instructies. Zo'n programma is bijv. de routine van DOS die diskettes leest en schrijft (RWTS voor intimi). Zulke programma's houden de IRQ-interrupt tegen maar de NMI-interrupt natuurlijk niet. Bij gebruik van die programma's moet het dus zeker zijn dat de NMI-interrupt nooit kan optreden.

# Interrupts onder DOS 3.3

Het gebruik van interrupts onder DOS 3.3 moet met de nodige voorzichtigheid worden ondernomen. Weliswaar houdt DOS tijdens het schrijven en lezen van een sector van disk alle IRQ-interrupts tegen, NMI-interrupts blijven mogelijk.
Er is echter een ernstig probleem. Na het (op een onvoorspelbaar moment!) optreden van een IRQ-interrupt bergt de Monitor de Accumulator op in byte \$45. Helaas maakt DOS ook intensief gebruik van deze byte. Het gevolg: chaos!
Er is geen eenvoudige en afdoende oplossing voor dit probleem. Misschien kan ervoor gezorgd worden dat DOS nooit bezig is op het moment dat er een interrupt binnenkomt. Overigens bestaan er aangepaste (veelal versnelde) DOS-versies waarin dit probleem is opgelost. Een voorbeeld hiervan is Diversi-DOS.

# Interrupts onder ProDOS

In tegenstelling tot DOS 3.3 ondersteunt ProDOS wel het gebruik van interrupts, zij het alleen de IRQ. Het afhandelen daarvan wordt zelfs nog vereenvoudigd doordat ProDOS de adressen van vier interrupt-routines kan bijhouden. Deze routines worden bij het optreden van een interrupt in een vaste volgorde aangeroepen, totdat een ervan terugmeldt dat de interrupt is afgehandeld. Voor het afhandelen van de interrupts door de klok, ACIA en VIA kunnen op deze manier aparte routines worden gebruikt, hetgeen ten goede komt aan de doorzichtigheid van die routines.

Het zou hier te ver voeren, precies aan te geven hoe dit alles in z'n werk gaat. Voor details wordt dus verwezen naar de "ProDOS Technical Reference Manual". Deze is so-wie-so noodzakelijk om gebruik te kunnen maken van de faciliteiten die ProDOS de assemblerprogrammeur te bieden heeft.

# Voorbeeld van een Interruptroutine

Als voorbeeld van een interruptroutine volgen nu aanwijzingen voor de bouw van een systeem dat elke seconde een klikje laat horen. Als we even vergeten dat een wekker van een tientje dit even goed kan als een computersysteem van meer dan drieduizend gulden, is het toch wel leuk.

Achtereenvolgens moeten we de klok met de IRQaansluiting verbinden, de klokinterruptfrequentie instellen op eens per seconde, een
interrupt-routine aanmelden bij de Monitor, de
klok inschakelen, tegen de klok zeggen dat er
interrupts gewenst zijn, en uiteindelijk de
blokkering van de IRQ-interrupt opheffen.
In de interruptroutine moet dan de ingebouwde
luidspreker zo worden bespeeld dat er een klik
hoorbaar wordt, waarna het onderbroken programma
wordt hervat.

Het voorbeeld is geschreven voor gebruik met BASIC, dus niet speciaal voor DOS of ProDOS. Verder wordt er gebruik gemaakt van de Klok. Wat de diverse handelingen precies inhouden, wordt uitgelegd in 9.3.3.

Opgelet! Tijdens het gebruik van dit programma is de ACIA niet bruikbaar.

#### Schakelaarinstelling

- SW1 Zet schakelaars 5, 7 en 8 op OFF, en schakelaar 6 op ON. Hierdoor interrumpeert de klok elke seconde.
- SW7 Zet schakelaars 1 en 7 op ON, de rest op OFF. Hierdoor worden alleen de klok-interrupts doorgegeven aan de IRQ-pen van de 6502.

# Initialiseren

```
De Vierlingkaart zit in slot 4.
SPEAKER EQU $C030
CREG EQU $C4FF
      EQU $CFFE
KREG
  Meld de IRQ-Interruptroutine aan
        LDA #INTROUT ;Onderste 8 bits
        STA $3FE
        LDA #INTROUT/256; Bovenste 8 bits
        STA $3FF
  Schakel de klok in m.b.v. het C-register.
  Dit moet zoveel mogelijk onveranderd blijven.
        LDA CREG
       AND #$F0
                       ;Interessante gegevens
                       ; bewaren.
        ORA #$8E
                       ;Kaart en klok aan
       STA CREG
*
  Maak klokinterrupts mogelijk
*
       LDA #$CF
       STA KREG
ok
  Sta interrupts toe, d.w.z. activeer de IRO-
  pen van de 6502.
       CLI
*
  Stond het bovenstaande in een subroutine,
  dan volgt nu:
       RTS
  Hiermee wordt het hoofdprogramma hervat.
 Dit kan het BASIC-systeem zijn; in dat geval
  is het mogelijk, een BASIC-programma uit te
 voeren, mits dit geen gebruik maakt van de
 Vierlingkaart.
```

# Interruptroutine

```
Deze routine wordt aangeroepen zodra de klok
  een interrupt geeft, dus elke seconde.
INTROUT EQU *
          SBC #1
        BNE WACHT
  ... en tik nog eens. Dat is een klik.
       BIT SPEAKER
        LDA #$CF
       STA KREG
*
*
  Herstel de accumulator.
*
  Vanuit de Monitor is deze gered
  op adres $45.
       LDA $45
  Keer terug naar het onderbroken programma
       RTI
```

# 9.3 De functies

De diverse Vierling-functies zijn verwezenlijkt met de 'functies' VIA, ACIA, Klok, EPROM en RAM. De eigenschappen daarvan worden hieronder schematisch aangegeven. De beschrijvingen zijn gebaseerd op de specificaties die door de fabrikanten zijn gepubliceerd.

# 9.3.1 De VIA

De VIA (Versatile Interface Adapter) is van het type 6522.

De VIA kan zonder speciale voorzieningen vanuit een EPROM worden gebruikt, en onderscheidt zich hiermee van de ACIA en de Klok.

# Interne registers

Alle gegevens die m.b.v. de VIA de computer in en uit gaan, doen dat via een aantal interne registers. Ook allerlei instellingen, bijv. welke aansluitingen als invoer fungeren en welke als uitvoer, staan in deze registers.

# De interne registers zijn:

PCR ACR IER IFR	Peripheral Control Register Auxiliary Control Register Interrupt Enable Register Interrupt Flag Register
DDRA IRA ORA	Data Direction Register A } Input Register A } Output Register A }
DDRB IRB ORB	Data Direction Register B } Input Register B } Poort B Output Register B }
SR	Shift Register
T1L T1C	Timer l Latch (L en H) Timer l Counter (L en H)
T2L   T2C	Timer 2 Latch (alleen L) Timer 2 Counter (L en H)

Poort B van de VIA wordt op de Vierlingkaart gebruikt door de parallelle printerinterface (BSB-1).

# Toegang tot de interne registers

De interne registers zijn bereikbaar op adres \$C0xa, waarin 'x' het slotnummer van de Vierlingkaart is, verhoogd met 8. De 'a' is af te lezen uit onderstaande tabel. Zit de kaart bijv. in slot 4, dan is het SR- register bereikbaar op adres \$C0CA, want 4+8=\$C.

Adr   C08a	Schrijven	   Lezen	
C080   C081   C082   C083   C084   C085   C086   C087	ORB ORA DDRB DDRA T1-L T1L-H; #6 [1] T1L-L T1L-H; #6	IRB   IRA   DDRB   DDRA   T1C-L; #6   T1C-H   T1L-L	#3, #4   #0, #1
C088   C089   C08A   C08B   C08C   C08D   C08E	T2L-H T2C-H [2] SR ACR PCR IFR IER	T2C-L; #5 T2C-H SR ACR PCR IFR IER	#2
C08F	ORA	IRA 	#0, #1 

# Opmerkingen.

- [1] T1L-H wordt in T1C-H gezet, en T1L-L in T1C-L; teller T1 wordt gestart.
- [2] T2L-L wordt in T2C-L gezet; teller T2 wordt gestart.

De constructie '#n' geeft aan dat bit 'n' van het IFR (Interrupt Flag Register) bij het aanspreken van het register op 0 wordt gezet.

Een 1-bit in een DDR geeft aan dat het overeenkomstige bit van het Outputregister een uitvoerbit is. Een 0-bit geeft aan dat het een invoerbit is.

Een 1-bit in een IFR geeft een interrupt aan. Met het IER wordt ingesteld, onder welke omstandigheden er een interrupt kan optreden.

# PCR - Peripheral Control Register

In het PCR staat hoe de 'hand shaking' is geregeld. Dit heeft betrekking op de uitwisseling van signalen tussen een parallelle zender en ontvanger. Met behulp van deze signalen kan een zender aangeven dat er gegevens beschikbaar zijn, en een ontvanger of deze bereid is, de gegevens over te nemen. Is de ontvanger bijv. een printer, dan kan deze tijdens het teruglopen van de printkop aangeven dat het aannemen van tekst niet mogelijk is.

De signalen worden uitgewisseld via een aantal pennen aan het VIA-IC. Deze heten CA1, CA2, CB1 en CB2.

De indeling van het PCR is:

+		+		++		++	- COLO -	<del> </del>	+
1		CB2		CBl		CA2		CAl	1
+-	10 MIN MIN MIN THE			+		COM THE COM HER COM COM COM		+	+
1	7	6	5	4	3	2	1	0	1

76543210

CB2 Bestuurt het CB2-signaal.

100.... Handshake: CB2 wordt 0 bij schrijven naar ORB; het CB2-signaal wordt 1 bij omslaan van het CB1signaal.

101.... Pulse output: het CB2-signaal wordt 0 bij aanspreken van ORB.

110.... Het CB2-signaal wordt 0.

111..... Het CB2-signaal wordt 1.

CBl Bestuurt de CBl-interrupt (IFR4):

...0.... Interrupt bij 1/0-overgang op CB1.
...1.... Interrupt bij 0/1-overgang op CB1.

CA2 ....xxx. Als CB2C, maar op ORA, CA1 en CA2.

CAl ..... x Als CBlC, maar op IFRO en CAl.

# ACR - Auxiliary Control Register

Het ACR bestuurt de werking van de twee timers en het schuifregister. Tevens fungeert het als een uitbreiding van het PCR.

+							- 1962 COD COD BOOK SING			
İ	Tic	T2C		SRC		PBLE	PALE			
	7 6									
TIC	76543210 00 01 10	free-ru one-sho	t   nning	enkel conti enkel	L Lnu	PB7	en en ed Tl			
T2C			T2 in one-shot mode. T2 telt voorafbepaald aantal pulsen op PB6.							
SRC	000 001 010 100 110	SR uitg Inschui Inschui Inschui Vrijlop Uitschu Uitschu	ven m.b ven m.b ende ui iven m. iven m.	ldv. Ti .v. ph .v. ex tvoer b.v. I	mer 2 ni-2. xterne m.b.v limer	klok. Time				
PBLE	E1.	De Port bij een					over			
PALE	1	De Port bij een					over			

IFR - Interrupt Flag Register
===

Het IFR geeft aan of er een interrupt is opgetreden, en zo ja, welke dat is geweest.

+.		+-		-+-		+-		+-	na ena ena ena e	-+-		+-		-+-		-+
1	IRQ	1	Tl	1	T2	1	CBl	1	CB2	1	SR	1	CAl	1	CA2	
+-		+-		-+		+-		+-		-+-		+-		-+-		-+
-	7		6		5		4		3		2		1		0	1

IRQ 1: Minstens een van de andere bits is 1.

Tl Timer l afgelopen.

T2 " 2 " .
CB1 Niveauwisseling op CB1.

CB2 " CB2.

SR Schuiving voltooid.

CAl Niveauwisseling op CAl.

CA2 " CA2.

IER - Interrupt Enable Register
===

Het IER geeft aan, onder welke omstandigheden er een interrupt wordt doorgegeven.

+-				+		+	+		+
	IER	Tl	T2	CB1	CB2	SR	CA1	CA2	1
+-		+		+		+			+
-	7	6	5	4	3	2	1	0	

IER Dit geeft aan of er interrupts al dan niet mogelijk moeten zijn.

- 0 Houdt interrupts tegen voor de omstandigheden waarvoor het bit op 1 staat.
- 1 Maak interrupts mogelijk voor die omstandigheden.

Voorbeeld: Een waarde van 10000010 maakt interrupts mogelijk door CA1.

# 9.3.2 De ACIA

De ACIA (Asynchronous Communications Interface Adapter) is van het type 6551.

De ACIA is alleen bereikbaar als het C-register een inhoud heeft van de vorm:

#### 76543210 xxxx1111

De x-en geven bits aan die er hier niet toe doen. De ACIA wordt gebruikt door de seriële printerinterface (BSB-2) en de terminalprogramma (BSB-3).

De ACIA deelt het adresgebied \$C8xx met de EPROMS; als gevolg hiervan is het niet mogelijk, in een programma in EPROM de ACIA direct te gebruiken.

De transportsnelheid van de ACIA wordt bepaald door de software. De printerinterface maakt daarbij gebruik van DIP-schakelaar SW4, maar het terminalprogramma vraagt er bij het aanroepen om.

# Seriële communicatie

Over een parallelle verbinding worden alle bits van een byte gelijktijdig verzonden. Het kanaal is dus even breed als een byte. De transportsnelheid hangt af van de snelheid waarmee de zender bytes kan produceren, en de ontvanger deze kan consumeren.

Over een seriële verbinding daarentegen worden de bits van elke byte na elkaar verzonden. Het kanaal is dus 1 bit breed.

Een bit kan (het hoeft nauwelijks gezegd te worden) twee waarden hebben. Deze worden op een seriële lijn voorgesteld met twee verschillende spanningen, nl.:

Mark Dit is een hoog niveau. Space Dit is een laag niveau.

In rusttoestand staat op een seriële lijn een hoog niveau, dus Mark.

Elke verzonden of ontvangen byte ziet er zo uit:

+++
start bit0 bit1  bitn pariteit stop stop

De betekenis van de bits is:

start Startbit. Dit geeft het begin van een byte aan. Omdat dit moet afwijken van de rusttoestand, heeft een startbit het Space-niveau.

bit0 Eerste verzonden databit.

bitn Laatste verzonden databit.


pariteit Controlebit. Dit heeft een vaste waarde (Mark of Space), of een waarde die de pariteit (het aantal 1-bits, inclusief het pariteitsbit) Even of Oneven maakt. Het hoeft echter niet aanwezig te zijn.

stop Stopbit. Dit geeft het einde van een byte aan. Het aantal stopbits varieert. Het kan 1 of 2 zijn, maar ook 1 1/2. Direct na het laatste stopbit kan het startbit van de volgende byte volgen. Een stopbit heeft het Space-niveau.

De snelheid waarmee gegevens over een seriële lijn worden verzonden, wordt uitgedrukt in bits per seconde. Om het aantal bytes te bekomen dat per seconde kan worden verzonden, moet dit getal worden gedeeld door het aantal bits in een byte, verhoogd met het aantal extra bits, d.w.z. startbit, stopbit(s) en evt. pariteitsbit. Over een 300 bps-lijn gaan 7-bits-karakters (meestal ASCII), met pariteit verzonden met 1 stopbit, met een snelheid van 300/(7+1+2) = 30 bytes per seconde.

# ACIA-registers

De globale opbouw van de ACIA is aangegeven in onderstaande figuur. Er staan alleen de onderdelen in die op de Vierlingkaart bereikbaar zijn.



De ACIA bevat een aantal registers waarvan er vijf vanuit de computer bereikbaar zijn. Het zijn achtereenvolgens:

TDR	Transmit	Data	Register	r. I	Dit	WOI	dt '	vanuit
	het prog:	ramma	gevuld	met	de	te	ver	zenden
	byte, do	or te	schrij	ven	naa	ır	een	data-
	register.							

RDR Receive Data Register. Het programma krijgt de inhoud hiervan door te lezen van een dataregister. Het pariteitsbit komt hier niet in terecht.

CTR Control Register. Dit bestuurt de werking van de ACIA, met name de transportsnelheid, en wordt vanuit het programma gevuld.

CMR Command Register. Dit bestuurt de werking van de ACIA (zoals interrupts) en wordt vanuit het programma gevuld.

SR Status Register. Dit geeft aan hoe het gegevenstransport is verlopen.

Het RDR en het TDR kunnen gelijktijdig actief zijn. Dit heet 'full duplex'-bedrijf. Het programma moet daar wel op gebouwd zijn.

# Overige interne ACIA-registers

BRG Baud Rate Generator. Deze bepaalt de snelheid waarmee bytes worden verzonden en ontvangen.

TSR Transmit Shift Register. Hiermee wordt de te verzenden byte bit voor bit in de juiste snelheid via TxD uitgestuurd.

RSR Receive Shift Register. Hierin wordt een te ontvangen byte opgebouwd uit bits die van RxD worden gelezen.

# Signalen

- TxD Transmit Data. Aansluiting voor seriële uitvoer. Van elke byte wordt het minst-significante ('onderste') bit het eerst verzonden. De snelheid wordt bepaald door de BRG, die op zijn beurt wordt ingesteld m.b.v. het CTR.
- RxD Receive Data. Aansluiting voor seriële invoer. Zie verder TxD.
- RTS' Request To Send. Dit dient om een Modem te vertellen dat er een byte mag komen..
- CTS' Clear To Send. Hiermee geeft een Modem te kennen dat er een byte gezonden kan worden.
- DTR' Data Terminal Ready. Dit meldt aan een Modem dat de ACIA (dus de Apple) is ingeschakeld.
- DSR' Data Set Ready. Hiermee geeft een Modem aan dat er gegevens getransporteerd kunnen worden.
- DCD' Data Carrier Detect. Hiermee geeft een Modem aan of er een actieve verbinding met een andere Modem is.
- N.B. Een ' achter een signaalnaam geeft aan dat dit signaal bij 0 actief is.

# Registeradressen

De adressen van de registers zijn:

adres	Lezen	Schrijven
\$C800	RDR	TDR
\$C801	SR	<reset></reset>
\$C802	CI	/IR
\$C803	C)	rr

<Reset> is geen register doch een opdracht aan de ACIA om van het CMR bits 0 t/m 4 en van het SR bit 2 op 0 te zetten. Zie de beschrijving van deze registers voor een verklaring van het gevolg.

Verder wordt er nog het volgende gedaan:

- DTR' wordt hoog.
- RDR- en TDR-interrupts worden onmogelijk.
- eventueel al aangemelde IRQ blijft uitstaan.

   DCD'- en DSR'-interrupts worden onmogelijk. Een IRQ die was aangemeld t.g.v. DCD' of DSR' wordt afgemeld.

# CTR - Control Register (\$C803)

	SBN	WL  I	RCS		SBR		+   +
	7	6 5	4	3	2	1	0
SBN	76543210	Aantal s 1 stopbi 2 stopbi 1 1/2 st 1 stopbi	lt its copbit	(WL=			
WL	.00 .01 .10	Woordler 8 bits 7 bits 6 bits 5 bits	ngte: a	anta	l bits	s per	byte.
RCS	0		klok. e. Di	t is	de er		
SBR	0000001000100100011001111000101111001110	75 109.92 134.58 150 300 600 1200 1800 2400 3600 4800 7200 9600	erne k		(niet	op Vi	ierling)

De Besturingssoftware kent alleen de met + gemerkte snelheden.

# CMR - Command Register (\$C802)

Het Command Register bestuurt specifieke instellingen en functies.

+			+	++		-	+	+	+
	PMC		PME	REM	TI	C	IRD	DTR	
+		-	+	++	+		+	+	+
1	7	6	5	4	3	2	1	0	-

76543210

Parity Mode Control PMC

00..... Oneven pariteit 01..... Even pariteit

10..... Mark-pariteit; geen controle

11..... Space-pariteit; geen controle

Parity Mode Enabled PME

..... Er wordt geen pariteitsbit gegene-

reerd of gecontroleerd.

Receiver Echo Mode REM

...O.... Receiver Normal Mode

...l.... Receiver Echo Mode (TIC = 0)

Elke ontvangen byte wordt automatisch teruggezonden, met een vertraging van

een halve bittijd.

Transmitter Interrupt Control TIC

....00.. RTS! = 1; geen interrupts.

....01.. RTS' = 0; interrupts toegestaan.

....10.. RTS' = 0; geen interrupts. ....11.. RTS' = 0; geen interrupts; zend

Break-signaal.

Interrupt Request Disabled IRD

.....O. IRQ door RDR toegestaan.

.....l. IRQ geblokkeerd.

Data Terminal Ready DTR

.....0 DTR'-signaal = 1; geen interrupts. .....1 DTR'-signaal = 0; interrupts

toegestaan.

# SR - Status Register (\$C801)

+-		++	+		+	+			+
]	RQ	DSR'	DCD'	TDRE	RDRF	OVRN	FE	PE	1
+-		++	+	+	+	+			+
1	7	6	5	4	3	2	1	0	1

#### Afk. H P Naam

7 IRQ 0 - Interrupt
6 DSR' - - Data Set Ready
5 DCD' - - Data Carrier Detect
4 TDRE 1 - Transmit Data Register Empty
3 RDRF 0 - Receive Data Register Full

-----

2 OVRN 0 0 Receiver Overrun

1 FE 0 - Framing Error 0 PE 0 - Parity Error

H: Harde reset. P: Geprogrammeerde reset.

IRQ wordt 0 als het Status Register wordt gelezen. IRQ wordt 1 als RDRF, TDRE, DCD', of DSR' van waarde veranderen.

RDRF wordt 0 als het RDR wordt gelezen. TDRE wordt 0 als het TDR wordt gevuld.

Afhandeling van het Status-register vereist de volgende stappen.

- Lees het Status-register. Hierdoor wordt het IRQ-bit afgezet.
- Controleer aan de hand van het IRQ-bit of er een interrupt was geweest.
- Controleer DCD' en DSR'. Deze moeten worden vergeleken met de vorige waarde. Zijn ze allebei 0, en waren ze dat al, dan moeten de overige bits worden gecontroleerd.
- Controleer of RDRF 1 is (RDR vol), en zo ja, Parity, Overrun, en Framing Error.
- Controleer of TDRE 1 is.
- Is geen van het bovenstaande van toepassing, dan is het CTS'-signaal afgevallen (hoog).

# 9.3.3 <u>De Klok</u>

De klok is van het type MSM 5832.

De communicatie met de klok verloopt via twee adressen. In het K-register (\$CFFE) worden opdrachten aan de klok geplaatst, of het nummer van den van de 13 interne klokregisters geplaatst. Via het D-register (\$CFFD) kunnen daarna de bijbehorende gegevens worden gelezen of geschreven.

De klok wordt bereikbaar als het C-register een inhoud heeft van de vorm:

# 76543210 xxxx1110

De x-bits zijn hier niet van belang. Vermits de klok wordt ingeschakeld middels het C-register, is gebruik ervan vanuit een EPROM niet direct mogelijk.

De klok wordt gebruikt door de klokleesroutine (BSB-4) en het gelijkzetprogramma (BSB-5).

De MSM 5832 bewaart de gegevens in een dertiental interne registers. Elk van deze registers is bereikbaar door het nummer ervan in het K-register te plaatsen. De registers zijn:

REG	Naam	Max	
0	Sec 1	9	Op nul gezet als er naar
1	Sec 10	5	de klok wordt geschrever
2	Min 1	9	
3	Min 10	5	
4	Uur 1	9	
5	Uur 10	2	[1]
6	Week	6	
7	Dag 1	9	
8	Dag 10	3	[2]
9	Mnd 1	9	
10	Mnd 10	1 1	
11	Jaar 1	9	
12	Jaar10	9	
		1	

- [1] Verhogen met 8 voor 24-uursklok; anders met 4 als het na de middag is.
- [2] Verhogen met 4 in een schrikkeljaar. Wordt automatisch teruggezet na 29 februari.

# K-register (\$CFFE)

Met het K-register kan een intern klokregister worden geselecteerd voor lezen of schrijven, de klok worden stilgezet of gelijkgezet op de dichtstbijzijnde hele minuut, en interrupts door de klok mogelijk gemaakt.

In het K-register kan alleen worden geschreven. Via het D-register (zie beneden) kan evenwel een deel van K-register worden teruggelezen.

+-			+	+	+	+			+
]	INT	READ	ADJ	HOLD		RE	G		1
+-				+	+	+	+	-	+
1	7	6	5	4	3	2	1	0	

- 7 INT 1: Maak klok-interrupts mogelijk. Welke interrupt dat is (IRQ of NMI), wordt ingesteld met SW7. Hoe vaak de klokinterrupt optreedt, wordt ingesteld met SW1.

  0: Zet na een interrupt de aanvraag af.
- 6 READ Lees de klok uit.
- 5 ADJ Stel de klok in op de dichtstbijzijnde gehele minuut.
- HOLD Zet de klok stil. Het duurt 150 microseconden vooraleer de gegevens van de
  klok veilig kunnen gelezen of geschreven
  worden. Dit signaal moet niet langer dan
  1 seconde op staan, anders gaat de klok
  achter lopen.
- 3-0 REG Nummer van een intern klokregister.

# D-register (\$CFFD) (lezen)

Het D-register wordt gebruikt om gegevens te lezen uit en van de interne klokregisters, en voor het teruglezen van een deel van het K-register.

+-	-	++	- 0.00 000 000 000	++-	+		+		+
I	NT	READ	ADJ	HOLD		DAT	A		1
+-	-	++		++-	+		+	eco eca con co	+
1	7	6	5	4	3	2	1	0	1

# Bit

- 7 INT De klok heeft een interrupt-aanvrage gedaan.
- 6 READ De klok wordt uitgelezen.
- 5 ADJ De klok wordt ingesteld op de dichtstbijzijnde hele minuut.
- 4 HOLD De klok staat stil.
- 3-0 DATA Gegevens uit een intern klokregister.

# D-register (\$CFFD) (schrijven)

Het D-register wordt gebruikt voor het schrijven van gegevens naar een intern klokregister. Dit register moet eerst worden geselecteerd met het K-register.



#### Bi+

7-4 --- Niet te wijzigen met het D-register.

3-0 DATA Gegevens voor een intern klokregister.

#### 9.3.4 EPROM

De EPROM op de Vierlingkaart kunnen zijn van het type 2716 (2K bytes), 2732 (4K bytes) of 2764 (8K bytes).

De EPROMs met gebruikersprogramma's moeten zo zijn geprogrammeerd dat ze in Extension ROM kunnen draaien. Dit zijn de 2K bytes van \$C800 tot \$CFFF die ter beschikking staan van alle uitbreidingskaarten (maar niet meer dan 1 tegelijkertijd). Er zijn echter enkele restricties.

entrypoints bevatten. Dit wordt door de Besturingssoftware gebruikt om te controleren of de gebruiker geen fout heeft gemaakt. Het volgnummer van het entrypoint wordt gebruikt als index in een entrypointtabel die op byte 5 begint. In de entrypointtabel staan de adressen van de routines die van buitenaf bereikbaar zijn. Het voordeel van deze manier van werken is dat de programmeur van de EPROM alle vrijheid heeft om de instructies te wijzigen, als de entrypointtabel dan ook maar wordt aangepast.

De indeling is dus schematisch als volgt.

00	
02	
04	aantal entrypoints
05	adres van entry 1
07	adres van entry 2
09	
21	adres van entry 9

Elke adres omvat 2 bytes. Het is een 6502-adres, dus met het minst-significante deel eerst.

- 2) De EPROMs bezetten het adresgebied \$C800-\$CFFE. Daar bevinden zich ook de registers voor de ACIA en de klok. Derhalve zijn deze vanuit een programma in EPROM niet direct bereikbaar.
- 3) Een programma in de bovenste 256 bytes van een EPROM van 8K bytes kan niet gebruik maken van de Vierling-RAM.

# Opmerking.

Er bestaan RAM-geheugens met dezelfde aansluitingen als de EPROMs uit de 2700-serie. Deze kunnen zonder meer in een EPROM-voetje worden gestoken. Ze zijn dan vergelijkbaar met 2K-EPROMs van het type 2716.

# 10 De Hardware

In dit hoofdstuk worden de mechanische aspecten van de Vierlingkaart besproken, t.w. DIP-schakelaars (waarmee de werking van de kaart is te beinvloeden), connectoren (waarmee de kaart met de buitenwereld communiceert), en semipermanente doorverbindingen.

### 10.1 De DIP-schakelaars

Aan de bovenrand van de Vierlingkaart zitten drie blokken met elk acht DIP-schakelaars. (DIP staat voor Dual Inline Package, de benaming voor een IC-behuizing; de schakelaar heeft precies die afmetingen.) Van voor naar achter zijn het:

SW1 Instellen van het nummer van de bank van de Besturingssoftware die bij het inschakelen actief is, en de interruptfrequentie van de klok.

SW4 Aangeven van het gebruikte EPROM-type en de transportsnelheid van de ACIA.

SW7 Doorgeven van interrupts van de VIA, de ACIA en de klok.

Deze schakelaars worden nu achtereenvolgens besproken.

## 10.1.1 SW1: BSB-instelling en Klokinterrupts

+				+				+
BSB				Kl	ok-i	nter		
All	A10	A9	A8	IMS	IS	IM	IH	+
l h	2 g	3 f	4 e	5   d	6 C	7 b	8 a	Schakelaar Schema

# Het BSB-deel van SWl (1-4)

De Besturingssoftware op de Vierlingkaart beslaat 8 K bytes, en is opgedeeld in 32 banken van 256 bytes. Van deze banken, de BSB's, kan er op elk moment slechts 1 actief zijn. Het wisselen van de BSB's doet de Besturingssoftware geheel ongemerkt voor de gebruiker. Met SW1(1-4) wordt ingesteld, welke BSB er actief is bij het aanzetten van de Apple, of na het indrukken van de (CONTROL-) RESET-knop. Met vier schakelaars kunnen de eerste 16 BSB's worden aangegeven.

BSB	1	2	3	4
0	On	On	On	On
1	On	On	On	Off
2	On	On	Off	On
3	On	On	Off	Off
4	On	Off	On	On
5	On	Off	On	Off
6	On	Off	Off	On
7	On	Off	Off	Off
8	Off	On	On	On
9	Off	On	On	Off
A	Off	On	Off	On
B	Off	On	Off	Off
C	Off	Off	On	On
D	Off	Off	On	Off
E	Off	Off	Off	On
F	Off	Off	Off	Off

# Het Interrupt-deel van SW1 (5-8)

Zoals bij de beschrijving van SW7 wordt vermeld, kan de Klok een interrupt veroorzaken. Met SW1(5-8) wordt ingesteld, om de hoeveel tijd dit gebeurt, en wel als volgt:

Sch	Naam	Omschrijving
8	IH	Elk uur
7	IM	Elke minuut
6	IS	Elke seconde
5	IMS	Elke 'milli'-seconde

Wordt een combinatie van deze schakelaars op ON gezet, dan kan de klok worden beschadigd.

N.B. De klok kent geen echte milli-seconden: de interrupts treden niet 1000 maal maar 1024 maal per seconde op.

## 10.1.2 SW4: EPROM-type en S-register

+	+	+	+	+	+-	+	+	+	
El	E2	E3	E4	E5	1	S	-re	gl	
+	+	+	+	+	+-	+	+	+	
8	7	6	5	4	1	3	2	1	Schakelaar
a	b	C	d	e	1	f	g	h	Schema

# Het EPROM-deel van SW4 (4-8)

In de EPROM-voetjes kunnen EPROMs worden geplaatst van verschillende grootte. In verband met de verschillen tussen de aansluitingen moet er ingesteld worden of het om een kleine (2K, type 2716) of grote (4K, type 2732 of 8K, type 2764) EPROM gaat.

Een schakelaar in de ON-stand geeft een 2K EPROM aan.

Onafhankelijk hiervan moet de software ook op de hoogte zijn van de grootte van de gemonteerde EPROMs, omdat er tussen de delen van de EPROM moet worden geschakeld.

# Het S-register-deel van SW4 (1-3)

De resterende drie schakelaars van SW4 kunnen door een programma worden uitgelezen. Als adres hiervan fungeren \$C804 t/m \$C807, maar normaliter wordt alleen \$C804 gebruikt.

Staat een schakelaar in de ON-stand, dan leest het programma daar een 0.

Het S-register wordt gebruikt om aan de seriële interface (BSB-2) door te geven, welke transportsnelheid deze moet toepassen, uitgedrukt in bits per seconde.

3	2	1	Snelheid
On	On	On	150
On	On	Off	300
On	Off	On	600
On	Off	Off	1200
Off	On	On	2400
Off	On	Off	4800
Off	Off	On	9600
Off	Off	Off	19200

De schakelaars nemen drie bits van het S-register in beslag. De overige vijf bits hebben een waarde die ook is in te stellen, zij het minder snel dan met een schakelaar. Dit wordt besproken in 10.3.

#### 10.1.3 SW7: Interrupts

+			-					
]	TNI	A	CIA	V.	IA	K.	lok	
+	+						+	
IRC	CHN	IRQ	NMI	IRQ	IMN	IRQ	NMI	
+	+						+	
1	2	3	4	5	6	7	8	Schakelaar
h	g	f	e	d	C	b	a	Schema

Dit schakelaarblok regelt de doorgave van interrupts van klok, VIA en ACIA naar de 6502-microprocessor in de Apple. Zie hoofdstuk 10 voor een beschrijving van de mogelijke interrupts.

Met SW7 kunnen de klok, de VIA en de ACIA zo worden geschakeld dat ze al dan niet een IRQ en/of een NMI kunnen veroorzaken. Dat ze alle drie dezelfde interrupt kunnen veroorzaken, lijkt een probleem te kunnen geven. In het interruptprogramma kan echter worden nagegaan, waar de interrupt vandaan komt. Zowel de klok als de VIA als de ACIA bezitten een status-register. Hierin staat een bit dat aangeeft of er een interruptaanvraag is gepleegd.

De schakelaars hebben de volgende betekenis.

- De NMI-schakelaars onder het hoofd ACIA, VIA en Klok verbinden de interrupt-aansluiting daarvan direct met de NMI-aansluiting van de 6502.

De IRQ-schakelaars onder het hoofd ACIA, VIA en Klok verbinden de interrupt-aansluiting daarvan uiteindelijk met de IRQ-aansluiting van de 6502. Er zijn daarbij twee varianten:

6502. Er zijn daarbij twee varianten:

- De interrupt gaat direct naar de IRQ-aansluiting van de 6502 als de IRQ-schakelaar

onder het hoofd INT op ON staat.

- De interrupt wordt pas doorgegeven aan de IRQ-aansluiting van de 6502 als er geen andere kaart is die een interrupt heeft veroorzaakt, en deze kaart in een slot zit met een hoger nummer dan die van de Vierlingkaart.

Om IRQ-interrupts van de Vierlingkaart mogelijk te maken, moet in elk geval schakelaar 1 of 2 aan staan, en verder een combinatie van de schakelaars 3, 5 en/of 7.

NMI-interrupts worden mogelijk door het aanzetten

van schakelaar 4, 6 en/of 8.

Zie voor de klokinterrupts ook SWl.

## 10.2 Connectoren

Langs de bovenrand van de Vierlingkaart bevinden zich enkele connectoren.

Dit zijn van voor naar achter: de aansluiting voor de batterij, de verbinding met de VIA, en de verbinding met de ACIA.

De nummering van de pennen op de VIA- en ACIAconnectoren is:

> 1 3 5 7 9 ... 2 4 6 8 10 ...

## 10.2.1 De batterijconnector

De batterijconnector heeft slechts 3 pennen.

pen functie

1 +

2 -

3 +

Door deze opzet kan de stekker niet fout op de connector worden gestoken als elk pennetje in een gaatje zit.

De batterijspanning is 3,6 volt.

## 10.2.1 De VIA-connector

Conn	ector			Kabe.	l (par. print	er)
pen	in/uit	afk.		pen	functie	
-	-			BOND 6000 0000	4000 4000 4000 6000 6000 4000 4000	
1		CB2		1	Data Strobe	(neg)
2	10000	CB1		10	Acknowledge	(neg)
3	in/uit	PB7		9	D7	
4	in/uit	PB6		8	D6	
5	in/uit	PB5		7	D5	
6	in/uit		0	6	D4	
7	in/uit			5	D3	
8	in/uit			4	D2	
9	in/uit			3	Dl	
10	in/uit			2	D0	
11		CAl				
12		CA2				
13	in/uit	PA7				
14	in/uit					
15	in/uit	PA5				
16	in/uit					
17	in/uit					
18	in/uit					
19	in/uit					
20	in/uit	PAO				
21	4000	0		16	GND	
22	***	0				
23	in	+5V				
24	in	+12V				
25	in	-12V				
26			I			

Pennen 23, 24 en 25 zijn bij aflevering van de kaart niet direct met de bijbehorende voedings-spanningen verbonden doch via een weerstand. De bedoeling hiervan is, de stroom die maximaal geleverd kan worden, te beperken tot ongeveer 50 mA (kortsluitstroom).

In 10.3 staat hoe deze beperking kan worden opgeheven.

### 10.2.3 De ACIA-connector

pen	in/uit	afk	naam	kabelpen
1	in	DCD '	Data Carrier Detect	8
2	uit	RTS'	Request To Send	4
3	in	CTS'	Clear To Send	5
4	uit	TXD	Transmit Data	3
5	uit	DTR'	Data Terminal Ready	6
6	in	DSR!	Data Set Ready	20
7	_	GND	Ground	7
8	in	RXD	Receive Data	2
9		-	Not connected	_
10	-	6000	Not connected	_

Wordt een signaalnaam gevolgd door een ', dan is het signaal ge-inverteerd. Dit houdt in dat het signaal actief is als er geen spanning op de lijn staat.

N.B. Er zijn printers die de CTS'- en DCD'signalen niet afleveren, terwijl de ACIA ze wel nodig heeft. Om dit probleem op te lossen kunnen de pennen 4, 5 en 8 <u>van de kabel</u> worden doorverbonden.

## 10.3 Doorverbindingen

Op de kaart zijn, behalve de schakelaars, enkele instellingen mogelijk van een wat permanentere aard. Deze hebben betrekking op het S-register en de stroombeperking van enkele VIA-pennen.

#### S-register

Bij SW4 zitten vijf zgn. soldeereilanden. Dit zijn twee vlakjes die met een druppel soldeer doorverbonden kunnen worden. Bij aflevering is dat niet het geval.

De soldeereilanden zijn verbonden met de bovenste vijf bits van het S-register. Een open eiland levert een 1-bit op, een doorverbonden een 0-bit. N.B. Het ligt in de bedoeling, deze in een toekomstige versie van de Besturingssoftware in gebruik te nemen. Gebruik ervan wordt derhalve afgeraden.

#### VIA-connector

De weerstanden die de pennen 23, 24 en 25 met een voedingsspanning verbinden, kunnen elk worden kortgesloten met een draadbrug. Zie ook 10.2.1.

#### PROBLEEMFORMULIER

Met dit formulier kunt U problemen, vragen en suggesties met betrekking tot de Vierlingkaart opsturen aan:

Stichting Klokhuis

					Po	ost	bu SI	ıs	42	27						
Betreft Vierlingkaart serienummer:																
Afzender Naam									0							
adres	0	•	•	•	•	•		•	•		•	•	•	•	•	
Woonplaats	0 0															•
Omschrijvin	ng:	,														

\_\_\_\_\_ Gaarne listing mee sturen indien mogelijk \_\_\_\_\_

(850607)

# Aanhangsel B: Geheugenindeling

Deze tabel geeft de adressen die van belang zijn voor het gebruik van de Vierlingkaart. Op elke regel staat eerst het adres in hexadecimale notatie, dan eventueel tussen haakjes de decimale vorm, en tenslotte de omschrijving.

#### Page 0

\$3A/3B	Werkruimte	voor	de bes	sturings	ssoftware	∍.
\$07/08	Werkruimte EPROM.	voor	BSB-0	t.b.v.	starten	van

## Page 3

\$03FB	JMP-ir	str	actie	naar	NMI-interrupt-
	routin				-
\$03FE	Adres	van	IRQ-i	inter	rupt-routine.

### Parameters voor BSB-0, -1 en -2

\$0478+		(1144)	Linkermarge
		(1144)	Linkermarge
\$04F8+	-	(1272)	Bladhoogte
\$0578		(1400)	EPROM-nummer (via BSB-0).
\$0578+		(1400)	Regelteller (intern)
\$05F8		(1528)	EPROM-entry.
\$05F8+		(1528)	Kolomteller (intern)
\$06F8+		(1784)	Regelbreedte
\$0778+		(1912)	(ongebruikt)
\$07F8+		(2040)	Vlaggen
		De adre	essen waar een '+' achter staat,
		moeten	worden verhoogd met het
		slotnur	nmer.

## Soft Switches

\$C08x+ VIA-registers; zie de documentatie van de VIA (9.3.1).

Deze adressen moeten nog worden verhoogd met 16 maal het slotnummer van de kaart.

```
I/O-ROM
 $C100
          (49408) Slot 1.
 $C200
          (49664) Slot 2.
          (49920) Slot 3.
 $C300
          (50176) Slot 4.
 SC400
          (50432) Slot 5.
 $C500
 $C600 (50688) Slot 6.
$C700 (50944) Slot 7.
$Cn00-FD Besturingssoftware (BSBs).
       (49406+256*n) B-register (banknummer). (49407+256*n) C-register (keuze uit
 $CnFE
 $CnFF
          EPROM, RAM, ACIA, en KLOK).
 Extension ROM
          (51200) ACIA-dataregisters (TDR/RDR).
 $C800
          (51201) ACIA-statusregister (SR).
 $C801
          (51202) ACIA-commandregister (CMR).
 $C802
          (51203) ACIA-controlregister (CTR).
 $C803
          S-register (SW4).
 $C804
           EPROM-pagina | Tevens |
          ----
          | 00 | 08 | 16 | 24 | ACIA
 $C800
           01 | 09 | 17 | 25
 $C900
           02 | 10 | 19 | 26 |
 $CA00
 $....
          | 07 | 15 | 23 | 31 | Klok of RAM |
 $CF00
          $CF00-FC RAM (zie C-register).
 $CF00-3F RAM gebruikt door besturingssoftware.
          (53245) D-register (klok-data).
 $CFFD
          (53246) K-register (klok-besturing).
 $CFFE
          (53247) ROMSWITCH: schakelt Extension
 $CFFF
          ROM uit (Apple Hardware-protocol).
```

B-register: bank (\$CnFE)

					SW :	3		
+	+	-					-+-	-
SOFT					BANK			
i			A12	All	Al0	A9	1	A8
+		Ballo Ballo Ballo 8000					-+-	
7	6	5	4	3	2	7		0

bit naam

7 SOFT Geeft aan of het banknummer door de SW3 wordt bepaald (0) of door het programma (1).

4-0 BANK Nummer van de bank (256 bytes) van de Besturings-software (adreslijn A8-A12 van de besturings-EPROM).

Schakelen geschiedt door de waarde naar het gebied \$Cnxx te schrijven, dus naar de besturings-EPROM. Bij afspraak wordt echter alleen adres \$CnFE gebruikt. Adres \$CnFF kan niet gebruikt worden omdat daar het C-register zit.

Om na te gaan, welke BSB er actief is, kan het B-register worden uitgelezen. Strict genomen wordt daarbij uit de Besturings-EPROM gelezen. Deze bevat op adres \$CnFE altijd het banknummer.

C-register: kaartbesturing (\$CnFF)

Het C-register kan zowel worden gelezen als geschreven. Na aanzetten van de computer of RESET staan alle bits op 0. De betekenis van de bits is:

bit naam
7 RAM Geeft aan of \$CFxx naar RAM (1) of naar
EPROM (0) wijst. Om de RAM te activeren,
moet er een EPROM-nummer zijn ingevuld in
bit 2-0.
6 RAMH Adreslijn 9 van RAM.
5 HOOG Adreslijn 12 van EPROM, adreslijn 8 van
RAM.
4 LAAG Adreslijn 11 van EPROM.
3 CARD Schakelt de kaart in.
2-0 Selecteert EPROM, KLOK, of ACIA.
Dit werkt alleen als CARD (bit 3) op 1
staat.

0: geen EPROM.

1: EPROM 1.

. . . . . . .

5: EPROM 5.

6: KLOK.

7: ACIA.

Bits 5 en 6 vormen het nummer van het actieve RAM-deel (256 bytes).
Bits 4 en 5 vormen het nummer van het actieve EPROM-deel (2048 bytes).

Hieruit volgt dat vanuit een EPROM-deel niet alle RAM-delen te gebruiken zijn. Het verband is:

EP	ROM-de	eel    LAAG	RAM-deel			
nr	b5	b4	nr	b6	b5	
0	0	0	0	0	0	
	İ		2	1	0	
1	0	1	0	0	0	
	i	i i	2	1	0	
2	1 1	0	1	0	1	
	i	i i	3	1	1	
3	1	1	1	0	1	
	i	İ	3	1	1	

#### KLOK \_\_\_\_

# K-register (\$CFFE) (schrijven)

+-		++-		++-	+	+	+		+
I	NT	READ   A	ADJ	HOLD		RE	G		
+-	-			++-	+	+	+		+
1	7	6	5	4	3	2	1	0	1

- INT 1: Interrupt mogelijk. Zie SW7. 7 0: Zet de interrupt-indicatie af.
- READ Lees de klok uit.
- ADJ Stel de klok in op de dichtstbijzijnde hele minuut.
- HOLD Zet de klok stil (max 150 microseconden).
- 3-0 ADDR Nummer van intern register.

# D-register (\$CFFD) (lezen)

+		+	GO 000 000 MW						+
I	NT	READ	ADJ	HOLD		DAT	A		1
+		++		++	+	+	+		+
1	7	6	5	4	3	2	1	0	1

- 7 INT Interrupt vanuit klok.
- 6 READ De klok wordt gelezen.
- 5 ADJ De klok wordt gelijkgezet. 4 HOLD De klok staat stil.
- 3-0 DATA Gegevens uit een intern klokregister.

# D-register (\$CFFD) (schrijven)



7-4 --- Niet via D-register te wijzigen.

3-0 DATA Gegevens voor de klok.

#### Bank-switch-routine ----

Deze routine is de verwezenlijking van het Bank Switchings-mechanisme dat centraal staat in de opzet van de Vierlingkaart.

Deze routine staat in elke bank van de Besturingssoftware.

De stappen die ondernomen moeten worden om een andere bank te activeren, zijn:

- 1) Zet het adres binnen de te activeren bank in byte \$3A (lage deel) en \$3B (hoge deel).
- 2) Vul de accumulator met het banknummer.
- 3) Spring naar adres \$CnF5.

De routine ziet er als volgt uit:

Adres Instructie LDY #0 \$CnF5: ORA #\$80 \$CnF7:

STA (\$3A), Y ; schakel om door te \$CnF9:

;schrijven naar het


;B-register.


:\* De volgende JMP-instructie springt naar :\* het gewenste adres in de nieuwe bank.

\$CnFB:


JMP (\$3A) DFB banknummer van deze bank. \$CnFE: \$CnFF: ; niet bruikbaar.


Aanhangsel C: Schema






(850607)






RS232

Klokhuis Vierlingkaart



IC,2			CONDENSATOR '	5	
U2	=	74L908	C1C4	=	100 PF
U3	=	74LS04	CS	=	20 PF
UE TOTAL	=	74LS74	C7	=	330 PF
U9	=	MSM832	C8C15	2	100 nF
U10,U12,U20	=	74LS273	Cis	=	4u7 TANTAAL
011,021,031,033,034	=	74LS244	C	2	INSTEL 3-18 PF
U13	=	74LS257	DIODE'S		
U14	=	74LS138	DIODE 2		
U15	=	6522	DØD16	2	1N914
Uie	=	6551	WEERSTANDEN		
U18	2	UA1489	WEEKSTHILLEN	metrodo	
U19	Ξ	74LS32	Ri	=	ARRAY 9*10K
U22,U23	Ξ	2114	R2R6	=	1K
U24	**	N82S100	R7R9,R16	:	10K
U25U30	=	2716/2732/2764	R10/R11/R13	=	ik
U32	=	74LS245	R12	=	330
U3S	=	UA1488	R14	2	15K
U36	=	74LS260	R15/R18	:	100
U37	=	74LS00	R17/R19	=	270
TRANSISTOR'S			R20	=	2K2
		2N2907	PENNENREKKEN		
	1500	Adol E Tables and Table 1	JS	2	2*13
DIPSWITCH			18		2*5
Sur-ye-1 - Sur-Ye- os 1 - New E-1 - Sur-ye-1	ng turistinusticity		31		1*3
SW1,SW2,SW4	=	8* 1 POLIGE SCHAKELAARS	J17J19		
KRISTAL	an active track con-	поружений поможно выпоражения поможно поможно в приняти в приняти в поможно			
×1	=	32.768 Mhz			ş
×2	=	1.8432 Mhz:			



```
**********
4
5
       KLOKHUIS
6
  * VIERLINGKAART *
7
8
9
       BESTURINGSSOFTWARE
10
      VERSIE 5.0/850607
11
  *********
12
13
14
15
16
17
18
       ORG $7000 ;
19 *
```

```
*
>1
>2
      ************
>3
>4
>5
         ALGEMENE EQU
>6
>7
      ***********
>8
      *
>9
            VERSIE 5.0/850607
                                    *
>10
      ***********
>11
>12
>13
>14
      *Monitor adressen
>15
     IORTS
                   $FF58
>16
                             ; bekende RTS
              -
>17
     BELL
                   $FBDD
                             ;BELL routine
>18
     COUTI
                  $FDF0
                             ; character op scherm
>19
     COUT
             ==
                  $FDED
                             ;uitvoer character
>20
     CROUT
              -
                  $FD8E
                             ; nieuwe regel
                             ; invoer character (geen ESC)
>21
     RDKEY
                  $FD0C
>22
     RDCHAR =
                  $FD35
                             ; invoer character (wel ESC)
>23
     SETKBD =
                  $FE89
>24
     HOME
              *****
                   $FC58
                             ; maak scherm schoon
>25
     WAIT
                   $FCA8
                             ; wacht routine
>26
>27
>28
     *Algemene I/O adressen
>29
>30
                   $C000
     KBD
                             ;Keyboard
              Married World
>31
                             ;Keyboard reset strobe
     KBDSTRB =
                   $C010
>32
     CLRROM =
                   $CFFF
                             ;Schakelt extensie ROM-en uit
>33
>34
>35
     *Pagina nul
>36
>37
                  $3A
     INDIRECT =
                             ;Indirecte adressering
>38
     INDIRECL =
                  INDIRECT
>39
     INDIRECH =
                  INDIRECT+1
     INDGOOR =
>40
                  $08
                             ; indirecte gore adressering (BAN
     INDGOORL =
>41
                  INDGOOR
     INDGOORH =
>42
                  INDGOOR+1
>43
     CH
                  $24
                             ;horizontale positie cursor
>44
     CSW
             ==
                  $36
>45
    CSWL
             -
                  CSW
                             ;Uitvoer vector
>46
     CSWH
                  CSW+1
>47
     KSW
             =
                  $38
>48
     KSWL
                  KSW
             =
                             ;Invoer vector
>49
     KSWH
                  KSW+1
>50
>51
>52
     *Algemene adressen
>53
>54
     STACK
                  $100
                             ;Systeem stack
>55
```

```
>56
     *Screen holes
>57
>58
      * Algemeen & werkruimte
>59
                   $478
                              ;Initiele vlag voor par. driver
>60
      INITE
              1000
                              ;Te activeren EPROM
                   $578
>61
      EPROMNR =
                   $5F8
>62
      ENTRYNR =
                              ;Hoeveelste entrypunt in EPROM
                              ;Slotnummer maal 16(NO)
>63
             200
                   $6F8
                   $778
                              :kladruimte
>64
      SCRAT1 =
                   $7F8
                              ;Hoog adres van slotadres
>65
     MSLOT
             -
>66
>67
     * Parallelle printer screen holes
>68
            = $7F8-$C0
                              ;Stuurbits:B7-schermecho
>69
     P MODE
>70
                              ;B6-auto LF B5-FF generatie
>71
     P REGLEN =
                  $6F8-$C0 ; Regelbreedte
>72
     P LMARGE =
                   $478-$C0
                              ;Linker marge
>73
     P PAGLEN =
                   $4F8-$C0
                              ; #bedrukte regels per blad
                   $578-$C0
     P LINE =
                              ; #aantal CR's sinds laatste FF
>74
     P COL
>75
                   $5F8-$C0
                              ; #characters sinds laatste CR
>76
     * Seriele printer screen holes
>77
>78
>79
     S MODE =
                   $7F8-$C0
                              ;Stuurbits:B7-schermecho
>80
                              ;B6-auto LF B5-FF generatie
     S REGLEN =
                   $6F8-$C0
>81
                              ;Regelbreedte
     S IMARGE =
>82
                   $478-$C0
                              ;Linker marge
     S PAGLEN =
>83
                   $4F8-$C0
                              ; #bedrukte regels per blad
>84
     S LINE =
                   $578-$C0
                              ; #aantal CR's sinds laatste FF
                              ; #characters sinds laatste CR
                   $5F8-$C0
>85
     SCOL
            Military.
>86
      *Printer instellingen
>87
>88
>89
      PAGLENNR =
                   0
                              ; aantal regels per blad -8
                              ; aantal karakters per regel (PAR
>90
      PARREGIN =
                   SFF
                   $FF
>91
      SERREGIN =
                              ; aantal karakters per regel (SER
                   %00000000 ;Geen ECHO Geen auto LF Geen FF
>92
     PARMODE =
>93
     SERMODE = %01000000 ; Geen ECHO auto LF Geen FF
>94
>95
     *karakters
>96
>97
                   0-101
>98
     CTRL
              -
                              ;Gebruik: CIRL+"char"
    BS
                   CTRL+"H"
>99
              ******
                              ;backspace
                   $8A
                              ;linefeed
>100 LF
              ******
>101 FF
                   $8C
                              :formfeed
>102 CR
                   $8D
                              ; carriage return
             NAME OF TAXABLE PARTY.
>103 CIRLL = CIRL+"L"
                              ;control-L
              -
                   CIRL+"O"
                              ;control-Q
>104 CTRLQ
>105 CTRLS
              -
                   CIRL+"S"
                              ; control-S
                   $9B
>106 ESC
             1000
                              ;Escape
                   99 99
>107 SPATIE =
                              ;spatie
>108 *
>109 *
>110 *VIERLINGKAART EOUATES
```

```
>111 *
>112 RETADR = $CF00 ;Terugkeer adres
>113 SLOTADR = $CF01 ;Hoge adresdeel slot
>114 RETBANK = $CF02 ;Terugkeer bank
>115 SAVCREG = $CF03 ;Bewaarpositie CREG
>116 CTRSMODE = $CF04 ;Control-S actief positie
>117 TDATATEL = $CF05 ;te verzenden aantal klokkarakte
>118 KLOKDATA = $CF10 ;18 bytes buffer voor klokdata
;lavout:UU;MM;SS JJMMDD W<CR>
 >111 *
>119 *
                                               ;layout:UU;MM;SS JJMMDD W<CR>
 >120 *
 >121 *De volgende waarden zijn allen $CnXX
 >122 *en kunnen alleen via indirecte IDA en STA
 >123 *bereikt worden
>124 *
 >125 BANKNR =
                           $FE
                                               ; Laag adres van banknummer
>126 CREGL =
                             $FF
                                               ; Laag adres controleregister
 >127 *
 >128 *
>129 *Slot onafhankelijke adressen
>130 *
>131 *ACIA adressen
>132 *
>132 *
>133 ACIADATA = $C800 ;ACIA data register
>134 ACIASTAT = $C801 ;ACIA status register
>135 ACIACOMM = $C802 ;ACIA commando register
>136 ACIACONT = $C803 ;ACIA controle register
>137 SREG = $C804 ;ACIA snelheidsregister (BPS)
>138 INITCOMN = $11001011 ;commando vulling NO PARITY
>139 INITCOME = %01101011 ;commando register EVEN PARITY
>140 INITCON7 = %00110000 ;GEEN BPS 7 bits
>141 INITCON8 = %00010000 ;geen BPS 8 bits
>142 TDRE = %00010000 ;Transmit Data Register Empty
>143 RDRF = %00001000 ; Receive Data Register Full
>144 *
>145 *KLOK adressen
>146 *
>147 DREG =
>148 KREG =
                              $CFFD ;Data register klok
$CFFE ;Klok besturings register
>149 KLOKLANG =
                             $11
                                            ;lengte klokstring incl CR
>150 *
>151 *GEBRUIKERS EPROM adressen
>152 *
>153 EPROM =
                                          ;gebruikers EPROM
                              $C800
>154 ENTRYANT =
                                              ; Aantal entrypoints in de EPROM
                              $C804
>155 ENTRYTAB =
                             $C805
                                              ;Begin entrypoint tabel
>156 *
>157 *VIA-adressen, bereikbaar via ADRES,Y
>158 * waarbij Y het slotnummer * 16 bevat,
>159 *
>160 VIA =
                              $C080
```

>166	VIA PCR	-	VIA+\$C	;Peripheral control
>167	VIA IFR	STORE .	VIA+\$D	;Interrupt flag register
>168	VIA IER	ACTION AND ADDRESS OF THE PERSON ADDRESS OF THE PERSON AND ADDRESS OF THE PERSON ADDRESS OF THE PERSON AND ADDRESS OF THE PERSON ADDRESS OF THE PERSON ADDRESS OF THE PERSON ADDRESS OF THE PERSON ADDRESS OF THE PERSON ADDRESS O		;Interrupt enable register
>169	*			
>170	SOFTBANK	==	%10000000	;Bankswitching door software bit

```
>172 RAMACTIV = %10001110 ; RAM, klok en kaart ingeschakeld
                             ;en EEN EPROM RAM werkt anders n
>173 *
>174 ACIA ON = %10001111 ; RAM, ACIA en kaart aan
>175 *
>176 *
>177 *BANKNUMMERS
>178 *
>179 BNKALG
                   $0
              ===
>180 BNKALG1 =
                   $1B
>181 BNKPAR =
                   $1
>182 BNKPAR1 =
                   $1D
>183 BNKSER
                   $2
              -
>184 BNKSER1 =
                   $1C
>185 BNKTERM =
                   $3
>186 BNKIERM1 =
                   $19
>187 BNKTERM2 =
                   $1A
>188 BNKKLOKR =
                   $4
>189 BNKKLOK1 =
                   $1E
>190 BNKKLOKP =
                   $1F
>191 BNKKLOKS =
                   $5
>192 BNKRES6 =
                   $6
                  $7
>193 BNKRES7 =
>194 BNKRES8 =
                   $8
>195 BNKRES9 =
                   $9
>196 BNKRESA =
                   $A
>197 BNKRESB =
                   $B
>198 BNKRESC =
                   $C
$D
>200 BNKRESE =
                  $E
>201 BNKRESF =
                  $F
>202 BNKRES10 =
                  $10
>203 BNKRES11 =
                  $11
>204 BNKRES12 =
                  $12
>205 BNKRES13 =
                  $13
>206 BNKRES14 =
                  $14
>207 BNKRES15 =
                  $15
>208 BNKRES16 =
                  $16
>209 BNKRES17 =
                  $17
>210 BNKRES18 =
                  $18
>211 *
```

```
>1
                  **********
             >2
                  **********
             >3
                  ***
             >4
                         BANK NR
             >5
             >6
                  **********
             >7
                  **********
             >8
                  * bank BNKALG VERSIE 5.0/850607 *
             >9
             >10
                  **********
             >11
             >12
             >13
                 *****************
             >14
             >15
                     ALGEMENE BANK
             >16
                  *GEBRUIKERSKEUZE*
             >17
                  ********
             >18
             >19
             >20
             >21
7000: 08
             >22
                          PHP
                                        ;Bewaar status
7001: 78
             >23
                          SEI
                                        ;Disable interrupten
7002: 20 58 FC >24
                         JSR HOME
                                        ;Geeft $Cn op stack
7005: BA
             >25
                         TSX
7006: BD 00 01 >26
                        LDA STACK, X
                                       ; Pak $Cn
7009: 8D F8 07 >27
                        STA MSLOT
                                       ;Bewaar $Cn in tekstpage
700C: 85 3B >28
                         STA INDIRECH
                                       en voor indirect werk
700E: AA
             >29
                         TAX
                                       ;bewaar even
700F: A9 00
            >30
                         LDA #$0
                                       ;Maak indirect adres af
7011: 85 3A
          >31
                         STA INDIRECL
7013: AO FF
          >32
                         LDY #CREGL
                                        ;Zet de kaart en de RAM aan
7015: A9 8E
            >33
                         LDA #RAMACTIV
7017: 91 3A
             >34
                         STA (INDIRECT), Y
7019: 8E 01 CF >35
                         STX SLOTADR
                                       ;Bewaar in RAM
701C: 28
             >36
                         PLP
                                        ;Interrupten mogen weer
             >37
                  *we resetten de hooks naar IN#0
             >38
701D: 20 89 FE >39
                         JSR SETKBD
                                       ;zet IN#0
             >40
                  *Vraag of gebruikers EPROM geactiveerd moet worden
             >41
7020: A9 97
            >42
                          LDA #<VRAAGROM ; karakters moeten INDIRECt
7022: 85 3A
                          STA INDIRECL ; geladen worden
            >43
7024: AO OO
            >44
                          IDY #0
7026: Bl 3A
                  VRAAGOP LDA (INDIRECT), Y ; verzend vraag
            >45
7028: F0 06
            >46
                         BEO RDROMJN
702A: 20 ED FD >47
                         JSR COUT
702D: C8
            >48
                         INY
702E: DO F6
                         BNE VRAAGOP
            >49
            >50
7030: 20 35 FD >51
                 RDROMJN JSR RDCHAR
                                       ;haal invoer
7033: 20 ED FD >52
                         JSR COUT
                                       ;echo letter
7036: 29 DF >53
                         AND #$DF
                                       ;maak hoofdletter
                         CMP #"J"
7038: C9 CA
            >54
                                       ;alleen op Ja controle
703A: D0 51 >55
                         ENE VOLGEND
                                       ;volgend onderdeel
```

				>56	*			
703C: 703E:	85	ЗА		>57 >58		LDA STA	# <rommes INDIRECL #\$0</rommes 	;INDIRECT voorbereiden
7040: 7042: 7044: 7046:	B1 F0 20	3A 09			ROMVRAAG	LDY LDA BEQ JSR		,Y ;verzend bericht
7049: 704A:		F6		>63 >64 >65	*	INY	ROMVRAAG	
704C:	20	ממ	FB		RDROMERR	TCD	BELL	;foutieve invoer
704F:					RDROMNR	JSR	RDCHAR	;haal invoer
7052:				>68		CMP	#**O**	controleer
7054:	90	F6		>69		BLT	RDROMERR	; fout
7056:				>70		CMP	#"6"	
7058:				>71		BPL	RDROMERR	;fout
705A:						STA	EPROMNR	;bewaar
705D: 7060:			ΓD	>74		JSR AND	COUT #\$0F	;echo invoer ;was het EPROM 0
7062:				>75		BEQ	USERENT1	;Ja, geen entrypunt dus
,	- 0			>76	*			, out goar arangoure au
7064:	A9	D2		>77		LDA	# <entrymes< td=""><td>; INDIRECT voorbereiden</td></entrymes<>	; INDIRECT voorbereiden
7066:				>78		STA	INDIRECL	
7068:				>79	200000000000000000000000000000000000000	LDY	#\$0	00 00 8 98
706A:				>80	ENTRYVR	LDA		Y ;verzend boodschap
706C:			CH	>81		BEQ JSR	RDENTRY	
7071:		اللتا	LD	>83		INY	001	
7072:		F6		>84		BNE	ENTRYVR	
				>85	skr			
7074:					RDENTERR		BELL	; fout
7077:			FD		RDENTRY	JSR	RDCHAR	;haal invoer
707A:				>88 >89		CMP	#"1" RDENTERR	;controleer
707E:				>90		CMP	#"9"+1	
	10			>91		BPL	RDENTERR	
			05	>92		STA	ENTRYNR	;bewaar in screen hole
7085:	20	ED	FD			JSR	COUT	;echo op scherm
				>94	*			
				>95			van de EPRON	l-en wordt
7088:	Δ9	42		>96 >97			gehandeld # <b eprom<="" td=""><td></td></b>	
708A:				>98	ODINGAVII	BNE	VOLGENDL	;altijd
845 77788				>99	*			,
				>100	*			
				>101	*terugkee	604	nt	
708C:	60			>102	ALGRTS	RIS		terug naar roeper;
				>103 >104	- FT	ne har	nk verder	
708D:	Α9	00		>104			# <b alg1<="" td=""><td>;volgende bank entry</td></b>	;volgende bank entry
708F:				>106	VOLGENDI		INDIRECL	,
7091:				>107		LDA		;volgende bank
7093:	D0	60		>108	No. of State	BNE	SCHAKELO	op naar de volgende
				>109	17-107	1 tot	bankswitch	op zijn plaats is
				>110	*			

```
7095: FF FF
              >111
                          HEX FFFF
              >112 *
              >113 *
              >114 *boodschappen
              >115 *
7097: 8C 8D 8D >116 VRAAGROM DFB CTRLL, CR, CR, CR
709B: C7 C5 C2 >117
                          ASC "GEBRUIKERSEPROM STARTEN J/N?"
70B7: 00
             >118
                           DFB $0
           >119 ROMMES DFB CR,CR
70B8: 8D 8D
70BA: C7 C5 C5 >120 ASC "GEEF EPROM NUMMER(0-5)?"
70Dl: 00
             >121
                          DFB $0
              >122 *
             >123 ENTRYMES DFB CR, CR
70D2: 8D 8D
                           ASC "GEEF ENRIPPOINT NUMMER(1-9)?"
70D4: C7 C5 C5 >124
              >125
70F0: 00
                           DFB $0
              >126 *
              >127 *op dit punt kan de gebruiker inspringen
              >128 *om programmatisch een programma
              >129 *te laten uitvoeren, mits EPROMNR en
             >130 *ENTRYNR zijn ingevuld
70F1: B0 95
             >131 USERENT BCS USERENT1
70F3: 90 93
             >132
                           BCC USERENT1 ;altijd genomen
             >133 *
             >134 *
             >135 ******************
             >136 *
             >137 *Schakel naar andere BANK
             >138 *
             >139 ******************
             >140 *
             >141 *Schakel andere bank in door het
             >142 *gewenste banknummer naar adresgebied
             >143 *$Cn00-$CnFE te schrijven, banknummer
             >144 *staat reeds in ACCU
             >145 *In adres INDIRECT staat reeds waar naar
             >146 *toe gesprongen wordt bij binnenkomst
             >147 *andere bank
             >148 *
             >149 *Y-register wordt gebruikt
             >150 *
70F5: A0 00 >151 SCHAKELO LDY #$0
70F7: 09 80 >152
                          ORA #SOFTBANK ; Zet softbankselectie bit
70F9: 91 3A
            >153
                           STA (INDIRECT), Y ; Schakel om
70FB: 6C 3A 00 >154
                          JMP (INDIRECT) ; Spring weg bij binnenkomst
            >155 *
70FE: 00
             >156
                          DFB BNKALG
                                         ;Nummer van deze BANK
                          DFB $FF
70FF: FF
             >157
                                         ; Adres Controle Register
             >158 *
```

```
**********
             >1
                  **********
             >2
             >3
                  ***
                         BANK NR
                                             ***
                                        1
             >4
                                             ***
             >5
                  ***********
             >6
                  **********
             >7
             >8
                  * bank BNKPAR VERSIE 5.0/850607 *
             >9
             >10
                  ***********
             >11
             >12
                  ***********
             >13
             >14
                      PRINTERDRIVER
             >15
             >16
                          PARALLEL
             >17
                  **********
             >18
             >19
                  *
             >20
             >21
7100: 18
                          CLC
                                         ; clear CARRY=initiele entry
             >22
                          DFB $B0
                                        ;=BCS nooit genomen
7101: BO
             >23
             >24
7102: 38
             >25
                  P OUT
                          SEC
                                        ;zet carry=output
7103: 90 03
             >26
                          BCC P SETOVL
                                        ; initiele entry
                          CLV
                                        ; niet initieel clear overflow
7105: B8
             >27
                               P ENTRY
                                        ;altijd
                          BVC
7106: 50 03
             >28
             >29
                                        ;zet overflow flag=initiele entr
7108: 2C 58 FF >30
                  P SETOVL BIT
                              IORTS
             >31
                  P ENTRY PHA
                                        ;bewaar karakter
710B: 48
             >32
710C: 8A
             >33
                          TXA
                                        ; bewaar XREG
                          PHA
710D: 48
             >34
                          TYA
                                        ; bewaar YREG
710E: 98
             >35
710F: 48
             >36
                          PHA
7110: 08
             >37
                          PHP
                                         ;bewaar status
7111: 78
             >38
                          SEI
                                         ; disable interrupten even
                          JSR IORIS
                                         ; bekende RTS positie
7112: 20 58 FF >39
7115: BA
             >40
                          TSX
                                         ;nu staat slotadres op stack($Cn
                                      ;pak hoog slotadres $Cn
7116: BC 00 01 >41
                         LDY STACK, X
                         STY MSLOT
                                        ;bewaar in screenhole
7119: 8C F8 07 >42
                         STY INDIRECH ; en in INDIRECT register
711C: 84 3B
           >43
                         LDA #$0
                                        ; completeer INDIRECT register
711E: A9 00
            >44
7120: 85 3A
            >45
                          STA INDIRECL
             >46
                          PLA
                                         ; ga karakter halen
7122: 68
             >47
                          PLA
7123: 68
             >48
                          PLA
7124: 68
7125: 68
                          PLA
             >49
                                         ;zet stackpointer terug
7126: 9A
             >50
                          TXS
7127: 48
             >51
                         PHA
                                        ;bewaar karakter weer
                                        ;ga van $Cn=slotnummer $n0 maken
                          TYA
7128: 98
             >52
                          TAX
                                        ;bewaar $Cn in XREG
7129: AA
             >53
             >54
                          ASL
712A: 0A
712B: 0A
             >55
                          ASL
```

(850607)

```
ASL
712C: 0A
              >56
                             ASL
712D: 0A
              >57
                            STA NO
LDA #$0
                                            ;bewaar in screenhole
712E: 8D F8 06 >58
                            IDA #$0 ;geef aan dat dit standaard
STA INITF ;niet de eerste maal is
7131: A9 00 >59
7133: 8D 78 04 >60
              >61 *zet de kaart en RAM aan
                            LDY #CREGL
7136: AO FF
              >62
                             LDA (INDIRECT), Y ; haal CREG op
7138: Bl 3A
              >63
                                   ;bewaar even, RAM eerst aan
713A: 48
              >64
                             PHA
713B: 8D FF CF >65
                             STA CLRROM
                                             ;schakel extensie ROM-en uit
713E: A9 8E >66
                             IDA #RAMACTIV ; kaart en RAM aan
                             STA (INDIRECT), Y ; schakel in
              >67
7140: 91 3A
              >68 *
7142: AO FE
              >69
                            LDY #BANKNR
                            LDA (INDIRECT), Y; haal huidig banknummer
7144: Bl 3A >70
7146: 8D 02 CF >71
7149: 8E 01 CF >72
                           STA RETBANK ; bewaar voor terugkeer
STX SLOTADR ; bewaar $Cn ook in RAM
                            PLA
                                            ; haal oude CREG teruq
              >73
714C: 68
                           STA SAVCREG ; bewaar die
714D: 8D 03 CF >74
                            PLA
7150: 68 >75
                                            ;ga status terughalen
                                          ;voor enable interrupt
;bewaar karakter toch op stack
7151: 28
             >76
                            PLP
                            PHA
7152: 48
              >77
7153: 50 4F
              >78
                            BVC P NOINIT ; geen initiele entry
              >79 *
                   *initiele eerste maal binnenkomst
              >80
              >81
              >82
                             CLV
7155: B8
                                             ; clear de overflow
                             CLC
7156: 18
              >83
                                             ; nodig om input te voorkomen
              >84 *in XREG $Cn, controleer op input, zo ja eruit
                             CPX KSWH ; is het input
              >85
7157: E4 39
7159: F0 65
              >86
                             BEQ P ISINP
                                             ;Ja, gelijk er maar weer uit
                             CPX CSWH
715B: E4 37
              >87
                                             ; is het wel PR#
                             BNE P VERDER
715D: DO 04
              >88
                                             ;nee
              >89 *
                             LDA #<P OUT
715F: A9 02
              >90
                                            ; pas de output hook aan
              >91
                             STA CSWL
7161: 85 36
              >92
                   P VERDER LDA #$0
7163: A9 00
              >93
                    STA P_LINE,X ; #CR's sinds laatste nieuwe blad
7165: 9D B8 04 >94
7168: 9D B8 03 >95
                            STA P LMARGE, X ; geen linker marge inspringen
                           LDA #PARMODE ; B7=video, B6=auto LF, B5=FF gener
716B: A9 00 >96
                           STA P MODE, X ; video uit, auto LF uit en FF ui
716D: 9D 38 07 >97
                           LDA #PAGLENNR ; aantal bedrukte regels per blad
7170: A9 00 >98
7172: 9D 38 04 >99
                           STA P PAGLEN, X
                            IDA #PARREGIN ; posities per regel
STA P_REGLEN,X ; maximale regellengte
7175: A9 FF >100
7177: 9D 38 06 >101
              >102 *Ga kijken of er soms toch een ACK van de
              >103 *printer komt, kan bij eigen printerdrivers
              >104 *en bij vlug achter elkaar inschakelen
              >105 *Bij echte initiele binnenkomst staat alles
              >106 *even te wachten
                       IDA #$A0
STA INITF
                                            ;buitenste wachtloop
              >107
717A: A9 A0
717C: 8D 78 04 >108
                                            ;bewaar even
717F: 8A >109
                            TXA
                                             ;bewaar XREG
              >110
                            PHA
7180: 48
```

```
;zet XREG
                                                  ;pak slot offset
7186: B9 8D CO >113 P WLOOP LDA VIA IFR, Y ; pak interruptvlag
7195: 68 >120 :
7196: AA >121
                               TAX
                               IDA #$FF ;zet VIA-poort op output
STA INITF ;geef aan eerste maal
STA VIA DDRB,Y ;zet in VIA
7197: A9 FF >122
7199: 8D 78 04 >123
719C: 99 82 CO >124
                 >125 *PCR gebruik
                 >126 *
                 >127 * | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
                 >128 * | CB2 Control | CB1 | CA2 Control | CA1 |
                 >129 * bit functie
                >130 * 7654

>131 * 100 Handshake: CB2:=0 bij schrijven naar ORB;

>132 * CB2:=1 bij omslaan van CB1.
                 >133 * 101 Pulse output: CB2:=0 (1 cyclus)
                 >134 *
                                            bij aanspreken van ORB.
                 >135 * 110 CB2:=0
                 >136 * 111 CB2:=1
                 >137 * 0 CBl Interrupt bij 1/0 op CBl
>138 * 1 CBl Interrupt bij 0/1 op CBl
                 >139 * Neg strobe, neg ACK or Busy
                 >140 *
                                        76543210
                >141
>142
                                IDA #%11100000 ; zet de PCR juist
719F: A9 E0
71A1: 99 8C CO >142
                                STA VIA PCR, Y ; CB2-hoog
                >143 *
>150 *
                 >151 *****************
                >152 *Hier komt de andere bank weer binnen
71B1: A9 00 >153 PARRTS IDA #$0 ;Herstel de registers
71B3: 85 3A >154 STA INDIRECL ;herstel INDIRECT
71B5: AD 03 CF >155 IDA SAVCREG ;herstel CREG
71B8: A0 FF >156 IDY #CREGL ;CREG index
71BA: 91 3A >157 STA (INDIRECT),Y;en in CREG
71BC: BD 38 07 >158 IDA P_MODE,X ;moet karakter ook naar video
71BF: 0A >159 ASL ;CARRY set is ja
71CO: 68 >160 P_ISINP_PIA ;YREG
```

```
71C7: 4C F0 FD >166
                         JMP COUT1 ; wel video echo
71CA: 60
           >167 P ERUIT RTS
             >168 *
             >169 *vullen tot BANKSWITCH op zijn plaats komt
             >170 *
71CB: FF FF FF >171
                        71DB: FF FF FF >172
                        71EB: FF FF FF >173
                        >174 *
            >175 ****************
            >176 *
            >177 *Schakel naar andere BANK
            >178 *
            >179 ******************
            >180 *
            >181 *Schakel andere bank in door het
            >182 *gewenste banknummer naar adresgebied
            >183 *$Cn00-$CnFE te schrijven, banknummer
            >184 *staat reeds in ACCU
            >185 *In adres INDIRECT staat reeds waar naar
            >186 *toe gesprongen wordt bij binnenkomst
            >187 *andere bank
            >188 *
            >189 *Y-register wordt gebruikt
            >190 *
71F5: A0 00 >191 SCHAKEL1 LDY #$0
71F7: 09 80 >192
71F9: 91 3A >193
                 ORA #SOFTBANK ; Zet softbankselectie bit
                         STA (INDIRECT), Y ; Schakel om
71FB: 6C 3A 00 >194
                        JMP (INDIRECT) ; Spring weg bij binnenkomst
           >195 *
                        DFB BNKPAR ;Nummer van deze BANK
DFB $FF ;Adres Controle Register
71FE: 01
            >196
71FF: FF
            >197
            >198 *
```

```
******************
              >1
                  ***********
              >2
              >3
              >4
                          BANK NR
              >5
                  ***********
              >6
              >7
                   *********
             >8
             >9
                   * bank BNKSER VERSIE 5.0/850607 *
             >10
                   **********
             >11
             >12
              >13
                   ************
              >14
              >15
                      PRINTERDRIVER
                                                *
                           SERIEEL
                                                *
             >16
             >17
              >18
                   ************
              >19
              >20
             >21
7200: 2C 58 FF >22
                           BIT
                               IORTS
                                         ; zet overflow-initiele entry
7203: 70 04
             >23
                           BVS S ENTRY
                                         ;altijd
             >24
7205: 38
             >25
                  SIN
                           SEC
                                         ; zet carry=input
7206: 90
             >26
                           DFB $90
                                         ;=BCC
             >27
7207: 18
             >28
                  S OUT
                           CLC
                                         ;clear carry=output
7208: B8
             >29
                           CLV
                                         ; niet initieel clear overflow
             >30
7209: 48
                   S ENTRY PHA
             >31
                                         ;bewaar karakter
720A: 8A
             >32
                           TXA
                                         ;bewaar XREG
720B: 48
             >33
                           PHA
720C: 98
             >34
                           TYA
                                         ;bewaar YREG
720D: 48
             >35
                           PHA
720E: 08
             >36
                          PHP
                                         ;bewaar status
720F: 78
             >37
                          SEI
                                         ; disable interrupten even
7210: 20 58 FF >38
                          JSR IORTS
                                         ; bekende RTS positie
7213: BA
             >39
                          TSX
                                         ;nu staat slotadres op stack($Cn
7214: BC 00 01 >40
                          LDY STACK, X
                                         ; pak hoog slotadres $Cn
                          STY MSLOT
7217: 8C F8 07 >41
                                         ;bewaar in screenhole
721A: 84 3B
             >42
                          STY INDIRECH
                                         ;en in INDIRECT register
721C: A9 00
             >43
                          LDA #$0
                                         ; completeer INDIRECT register
721E: 85 3A
             >44
                          STA INDIRECL
7220: 68
             >45
                          PLA
                                         ; ga karakter halen
7221: 68
             >46
                          PLA
7222: 68
             >47
                          PLA
7223: 68
             >48
                          PLA
7224: 9A
             >49
                          TXS
                                         ;zet stackpointer terug
7225: 48
             >50
                          PHA
                                         ;bewaar karakter weer
7226: 98
             >51
                          TYA
7227: AA
             >52
                          TAX
                                         ;bewaar $Cn in XREG
             >53
                  *zet de kaart en ACIA aan
7228: AO FF
             >54
                          LDY #CREGL
722A: Bl 3A
                              (INDIRECT), Y ; haal CREG op
             >55
```

```
722C: 48
                            PHA
                                             ; bewaar even, RAM eerst aan
               >56
                             STA CLRROM ;schakel extensie ROM-en uit
LDA #ACIA ON ;ACIA, kaart en RAM aan
                            STA CLRROM
722D: 8D FF CF >57
7230: A9 8F
              >58
                            STA (INDIRECT), Y ; schakel in
              >59
7232: 91 3A
              >60
7234: AO FE
              >61
                            LDY #BANKNR
                            LDA (INDIRECT), Y; haal huidig banknummer
7236: Bl 3A
              >62
                            STA RETBANK ; bewaar voor terugkeer
7238: 8D 02 CF >63
723B: 8E 01 CF >64
                           STX SLOTADR
                                          ;bewaar $Cn ook in RAM
723E: 68
         >65
                            PLA
                                           ; haal oude CREG terug
723F: 8D 03 CF >66
                            STA SAVCREG ; bewaar die
7242: 68 >67
                                            ; qa status terughalen
                            PLA
7243: 28
              >68
                            PLP
                                            ; voor enable interrupt
7244: 48
              >69
                             PHA
                                            ; bewaar karakter toch op stack
7245: 50 45
              >70
                             BVC S NOINIT ; geen initiele entry
              >71
                   *initiele eerste maal binnenkomst
              >72
              >73
7247: B8
              >74
                             CLV
                                            ; clear de overflow
7248: 18
              >75
                             CLC
                                            ; nodig voor INPUT bestrijding
              >76 *in XREG $Cn, controleer op input, zo ja eruit
                             CPX KSWH
7249: E4 39
              >77
                                           ; is het input
                             BEQ S ISINPH
724B: FO 4C
              >78
                                            ;Ja, gelijk er weer uit
724D: E4 37
              >79
                             CPX CSWH
                                            ; is het wel PR#
724F: DO 04
              >80
                            BNE S VERDER
              >81
7251: A9 07
              >82
                             LDA #<S OUT
                                            ; pas de output hook aan
7253: 85 36
              >83
                             STA CSWL
              >84
7255: A9 00
              >85
                    S VERDER LDA #$0
7257: 9D B8 04 >86
                             STA S LINE, X
                                            ; #CR's sinds laatste nieuwe blad
725A: 9D B8 03 >87
                            STA S IMARGE, X ; geen linker marge inspringen
725D: A9 40 >88
                           LDA #SERMODE ; B7=video, B6=auto LF, B5=FF gener
725F: 9D 38 07 >89
                           STA S MODE, X
                                            ; video uit, auto LF aan en FF ui
7262: A9 00 >90
                           IDA #PAGLENNR ; aantal bedrukte regels per blad
                           STA S_PAGLEN,X
LDA #SERREGIN ;posities per regel
7264: 9D 38 04 >91
7267: A9 FF >92
                            STA S REGLEN, X ; maximale regellengte
7269: 9D 38 06 >93
              >94 *
726C: AD 01 C8 >95 ACIAVRIJ LDA ACIASTAT ; haal ACIA status
726F: 29 10 >96 AND #TDRE
                                           ;transmit leeq?
7271: F0 F9 >97
                            BEO ACIAVRIJ ;nee
7273: 8D 01 C8 >98
                           STA ACIASTAT
                                            reset de ACIA
                           IDA #<S_BAUD
STA INDIRECL
7276: A9 9B
            >99
                                            ; indirect naar BPS tabel
7278: 85 3A >100
727A: AD 04 C8 >101
                           LDA SREG
                                            ; pak BPS switchen
                           AND #%00000111 ;Masker SW4 (1-3) uit
TAY ;haal naar YREG
727D: 29 07 >102
727F: A8
              >103
                           LDA (INDIRECT), Y
7280: Bl 3A
           >104
7282: 09 10 >105
                           ORA #INITCON8 ;gooi standaard bitten om
                           STA ACIACONT
7284: 8D 03 C8 >106
7287: A9 CB
            >107
                            LDA #INITCOMN ; initialiseer commandoreg (no pa
7289: 8D 02 C8 >108
                           STA ACIACOMM
             >109 *
728C: A9 00
           >110 S NOINIT LDA #<B SERL ;binnenkomst adres
```

```
728E: 85 3A >111 STA INDIRECL ;in INDIRECT register
7290: A9 A3 >112 LDA #<SERRTS ;sla het terugkeer adres op
7292: 8D 00 CF >113 STA RETADR
                                            STA RETADR
 7295: A9 1C >114
7297: D0 5C >115
                                  IDA #BNKSERl ;volgend banknr erin
BNE SCHAKEL2 ;en schakelen maar
 7299: 90 1C >116 S ISINPH BCC S ISINP ;tussenjumpje
                       >117 *
                        >118 *Tabel voor de BPS format van ACIACONTREG
                        >119 *
                       >120 S_BAUD DFB %00000101 ;150 BPS

        729B:
        05
        >120
        S_BAUD
        DFB
        %00000101
        ;150 BFS

        729C:
        06
        >121
        DFB
        %00000110
        ;300 BPS

        729D:
        07
        >122
        DFB
        %00000111
        ;600 BPS

        729E:
        08
        >123
        DFB
        %00001000
        ;1200 bps

        729F:
        0A
        >124
        DFB
        %00001010
        ;2400 BPS

        72A0:
        0C
        >125
        DFB
        %00001100
        ;4800 BPS

        72A1:
        0E
        >126
        DFB
        %00001110
        ;9600 BPS

        72A2:
        0F
        >127
        DFB
        %00001111
        ;19200 BPS

 729B: 05
                                             DFB %00001111 ;19200 BPS
                       >128 *
                      >129 ****************
>130 *Hier komt de andere bank weer binnen
 72C1: 60
                       >147 S ERUIT RIS
                        >148 *
                        >149 *vullen tot BANKSWITCH op zijn plaats komt
                        >150 *
                                      72C2: FF FF FF >151
 72D2: FF FF FF >152
                                            72E2: FF FF FF >153
 72F2: FF FF FF >154
                                            HEX FFFFFF
                        >155 *
                        >156 *****************
                        >157 *
                        >158 *Schakel naar andere BANK
                        >159 *
                        >160 **************
                       >161 *
                       >162 *Schakel andere bank in door het
                       >163 *gewenste banknummer naar adresgebied
>164 *$Cn00-$CnFE te schrijven, banknummer
                       >165 *staat reeds in ACCU
```

				>166 >167 >168 >169 >170 >171	*toe gesp *andere l	pronge bank		reeds waar naar j binnenkomst
72F5:	A0	00		>172	SCHAKEL2	LDY	#\$0	
72F7:	09	80		>173		ORA	#SOFTBANK	;Zet softbankselectie bit
72F9:	91	3A		>174		STA	(INDIRECT),	Y;Schakel om
72FB:	6C	3A	00	>175		JMP	(INDIRECT)	;Spring weg bij binnenkomst
				>176	*		•	
72FE:	02			>177		DFB	BNKSER	;Nummer van deze BANK
72FF:	FF			>178		DFB	\$FF	;Adres Controle Register
				>179	rk:		200 <b>4</b> (2000) 2000)	

```
***********
             >1
             >2
                 ******************
             >3
                  ***
             >4
                        BANK NR
             >5
                  ***
                  ***********
             >6
                  **********
             >7
             >8
                  * bank BNKTERM VERSIE 5.0/850607*
             >9
             >10
                 ***********
             >11
             >12
                  ************
             >13
             >14
                  *TERMINALEMULATIE*
             >15
             >16
                 ************
             >17
             >18
             >19
             >20
7300: 08
                         PHP
                                       ;Bewaar status
             >21
                         SEI
7301: 78
             >22
                                      ;Disable interrupten
                                      ;Disable extended ROM's
7302: 2C FF CF >23
                        BIT CLRROM
7305: 20 58 FC >24
                        JSR HOME
                                       ;Geeft $Cn op stack
7308: BA
                         TSX
            >25
                        LDA STACK, X ; Pak $Cn
7309: BD 00 01 >26
730C: 8D F8 07 >27
                         STA MSLOT
                                      ;Bewaar $Cn in tekstpage
730F: 85 3B
            >28
                         STA INDIRECH ; en voor indirect werk
7311: AA
            >29
                         TAX
                                     ;bewaar ook even
                         PLP
7312: 28
            >30
                                       ;Interrupten weer mogelijk
            >31 *Zet de ACIA aan
7313: A9 00
          >32
                         LDA #$0
                                       ; reset INDIRECT
          >33
>34
7315: 85 3A
                         STA INDIRECL
7317: AO FF
                         LDY #CREGL
7319: Bl 3A
            >35
                         LDA (INDIRECT), Y ; Haal CREG
           >36
731B: 48
                        PHA
                                       ;bewaar even
731C: 8D FF CF >37
                        STA CLRROM
                                       ;schakel extensie ROM-en uit
731F: A9 8F >38
                        LDA #ACIA ON
7321: 91 3A >39
                        STA (INDIRECT), Y
7323: 68
            >40
                        PLA
7324: 8D 03 CF >41
                         STA SAVCREG
                                       ; en bewaar inhoud
7327: 8A
            >42
                         TXA
                                       ; bewaar $Cn ook in RAM
7328: 8D 01 CF >43
                         STA SLOTADR
            >44
            >45
                *we resetten de hooks naar IN#0
                  *dan weten we terminste waar we aan toe zijn
            >46
732B: 20 89 FE >47
                         JSR SETKBD
                                       ;reset IN#0
            >48
732E: A9 7F
            >49
                         LDA #<SIGON
                                       ;Maak indirect gereed voor SIGON
7330: 85 3A
            >50
                         STA INDIRECL
                         LDY #$0
7332: A0 00 >51
7334: Bl 3A >52 SIGMES LDA (INDIRECT), Y ; verzend sig on en
7336: F0 09 >53
                        BEQ RDBPS ;BPS vraag
7338: 20 ED FD >54
                         JSR COUT
733B: C8
            >55
                         INY
```

```
733C: DO F6
              >56
                             BNE SIGMES
              >57
733E: 20 DD FB >58
                    RDBPSERR JSR BELL
                                           ;Foute invoer
7341: 20 35 FD >59
                    RDBPS JSR RDCHAR
                                           ;Lees waarde in
                             CMP #"1"
7344: C9 Bl >60
                                            ; controleer invoer
7346: 90 F6
                           BLT RDBPSERR
              >61
                           CMP #"9"
7348: C9 B9
              >62
734A: 10 F2 >63
                           BPL RDBPSERR
734C: 20 ED FD >64
                           JSR COUT
                                           ;Zet op scherm
734F: 29 OF >65
                           AND #$OF
                                           ;maak er decimaal van
7351: A8
                           TAY
              >66
                                           ;bewaar waarde
7352: 88
             >67
                           DEY
                                            ;nummer van 0-6
7353: A9 75 >68
7355: 85 3A >69
7357: B1 3A >70
                           LDA #<T BPSTAB ; bereid INDIRECT voor op
                            STA INDIRECL
                                           ;baudmasker tabel
                            LDA (INDIRECT), Y; Zet juiste BPS bitten
7359: 48
              >71
                            PHA
                                            ;bewaar op stack
              >72
              >73
                    *De rest gaat in de andere banken
                    *Tref de nodige voorbereidingen voor
              >74
              >75
                    *vertrek en terugkomst
735A: A9 00
            >76
                            LDA #$0
735C: 85 3A
            >77
                            STA INDIRECL
                                            ;herstel INDIRECT
735E: AO FE
                            LDY #BANKNR
              >78
                                           ;haal huidige banknr
            >79
7360: Bl 3A
                           LDA (INDIRECT), Y
7362: 8D 02 CF >80
                           STA RETBANK
7365: A9 72 >81
                           LDA #<TERMRTS ;pak returnadres
7367: 8D 00 CF >82
                           STA RETADR
                                           ;en zet klaar
736A: A9 00 >83
                           LDA #<B TERM1 ; Pak spronadresL
                            STA INDIRECL ; zet in jumpadres
LDA #ENKTERML ; Volgende bank
736C: 85 3A
            >84
736E: A9 19 >85
7370: DO OB
              >86
                            BNE T_TUSJMP ; bankswitchen via tussen stap
              >87
                    *Opvullen zodat bankswitch op zijn plaats is
              >88
              >89
              >90
                    *Terugkeer punt geef return
7372: A9 8D
              >91
                    TERMRIS LDA #CR
                                           ; neem CR in ACCU bij RTS
7374: 60
              >92
                            RTS
                                           ;Klaar eruit
              >93
                    *
              >94
              >95
              >96 * BPS tabel voor CONTROLEREGISTER ACIA
              >97
7375: 15
              >98
                    T BPSTAB DFB %00010101 ;150 BPS
7376: 16
                            DFB %00010110 ;300 BPS
              >99
7377: 17
                            DFB %00010111 ;600 BPS
              >100
7378: 18
             >101
                            DFB %00011000 ;1200 BPS
7379: 1A
             >102
                           DFB %00011010 ;2400 BPS
737A: 1C
             >103
                           DFB %00011100 ;4800 BPS
737B: 1E
              >104
                           DFB %00011110 ;9600 BPS
                            DFB %00011111 ;19200BPS
737C: 1F
              >105
              >106 *
              >107 T TUSJMP BNE SCHAKEL3
737D: D0 76
              >108 *
              >109 *opvullen zodat bankswitch op zijn plaats is
              >110 *
```

```
>111 *
              >112 *
              >113 *Boodschappen
737F: 8C 8D 8D >114 SIGON DFB CTRLL, CR, CR, CR
7383: D6 C9 C5 >115
                           ASC "VIERLINGKAART TERMINAL EMULATIE V5.0"
                          DFB CR, CR
73A7: 8D 8D >116
73A9: C7 C5 C5 >117
                          ASC "GEEF LIJNSNELHEID: 1=150 2=300 3=600"
73CE: 8D
           >118
                          DFB CR
73CF: B4 BD B1 >119
                          ASC "4=1200 5=2400 6=4800 7=9600 8=19200 ?"
73F4: 00
             >120
                          DFB $0
             >121 *
             >122 *
              >123 *
             >124 ******************
             >125 *
             >126 *Schakel naar andere BANK
             >127 *
             >128 *****************
             >129 *
             >130 *Schakel andere bank in door het
             >131 *gewenste banknummer naar adresgebied
             >132 *$Cn00-$CnFE te schrijven, banknummer
             >133 *staat reeds in ACCU
             >134 *In adres INDIRECT staat reeds waar naar
             >135 *toe gesprongen wordt bij binnenkomst
             >136 *andere bank
             >137 *
             >138 *Y-register wordt gebruikt
             >139 *
73F5: A0 00
             >140 SCHAKEL3 LDY #$0
73F7: 09 80
            >141
                          ORA #SOFTBANK ; Zet softbankselectie bit
73F9: 91 3A
           >142
                           STA (INDIRECT), Y ; Schakel om
73FB: 6C 3A 00 >143
                          JMP (INDIRECT) ; Spring weg bij binnenkomst
             >144 *
73FE: 03
             >145
                          DFB BNKTERM
                                         ; Nummer van deze BANK
73FF: FF
             >146
                          DFB $FF
                                         ; Adres Controle Register
             >147 *
```

```
**********
             >1
             >2
                   **********
             >3
             >4
                          BANK NR
                                             ***
                                        4
             >5
                                              ***
                   ************
             >6
                   **********
             >7
             >8
                   * bank BNKKLOK VERSIE 5.0/850607*
             >9
             >10
             >11
                   **********
             >12
                   **********
             >13
             >14
             >15
                        KLOKDRIVER
                                               sk
             >16
                   ************
             >17
             >18
             >19
                   *Klokdriver voor de 4-lingkaart
             >20
                   *ontworpen alleen voor het inlezen van
             >21
             >22
                   *de tijd
             >23
7400: 2C 58 FF >24
                           BIT IORTS
                                         ; zet overflow=initiele entry
7403: 70 05
             >25
                           BVS K ENTRY
                                         ;altijd
             >26
7405: 38
             >27
                  KIN
                           SEC
                                         ;zet carry=input
7406: BO 01
             >28
                           BCS CLEARINI
                                         ; verder voor beide
             >29
7408: 18
                  K OUT
             >30
                         CLC
                                         ;clear carry=output
7409: B8
             >31
                  CLEARINI CLV
                                         ; niet initieel clear overflow
             >32
740A: 8D 78 07 >33
                  K ENTRY STA SCRATI
                                         ; bewaar ACCU
740D: 8A
             >34
                          TXA
                                         ; bewaar XREG
740E: 48
             >35
                          PHA
740F: 98
             >36
                          TYA
                                         ;bewaar YREG
7410: 48
             >37
                          PHA
7411: 08
             >38
                         PHP
                                         ;bewaar status
7412: 78
             >39
                                         ; disable interrupten even
                         SEI
7413: 20 58 FF >40
                          JSR IORTS
                                         ; bekende RTS positie
7416: BA
             >41
                          TSX
                                        ;nu staat slotadres op stack($Cn
7417: BD 00 01 >42
                         LDA STACK, X
                                      ;pak hoog slotadres $Cn
741A: 8D F8 07 >43
                         STA MSLOT
                                        ;bewaar in screenhole
741D: 85 3B
           >44
                          STA INDIRECH
                                        en in INDIRECT register
741F: AA
            >45
                          TAX
                                         ;bewaar in XREG
           >46
7420: A9 00
                          LDA #$0
                                         ; completeer INDIRECT register
                          STA INDIRECL
           >47
7422: 85 3A
             >48 *zet de kaart en RAM aan
7424: AO FF
             >49
                          LDY #CREGL
           >50
7426: Bl 3A
                          LDA (INDIRECT), Y ; haal CREG op
7428: 48
            >51
                          PHA
                                        ;bewaar even, RAM eerst aan
7429: 8D FF CF >52
                          STA CLRROM
                                         ;schakel extensie ROM-en uit
742C: A9 8E >53
                         LDA #RAMACTIV ; kaart en RAM aan
                          STA (INDIRECT), Y ; schakel in
742E: 91 3A
            >54
7430: 68
            >55
                          PLA
                                         ; haal oude CREG terug
```

7431: 7434: 7437:	8E					STA STX PLP	SAVCREG SLOTADR	;bewaar die ;bewaar \$Cn in RAM ;enable interrupt
7438:		43		>59	*	BVC	K_NOINIH	;geen initiele entry
				>60 >61 >62		e een	ste maal bir	nnenkomst
743A:	B8			>63 >64	*in XREG	CLV \$Cn,	controleer	;clear de overflow op output, zo ja reset
743B:				>65		CPX	CSWH	; is het output
743D:				>66		BNE	K_ISINP	;nee
743F:				>67			# <k_out< td=""><td>;laad output vector</td></k_out<>	;laad output vector
7441:				>68			CSWL	;zet hook
7443:	DO	7F		>69		BNE	K_EXIT1H	;altijd
				>70	*			
7445:				>71	K_ISINP	CPX	KSWH	;IN#n ??
7447:				>72			K PAKTYD	nee dus geen IO hook zetten
7449:				>73			# <k_in< td=""><td>;pas input hook aan</td></k_in<>	;pas input hook aan
744B:				>74		STA	KSWL	
744D:				>75			# <k_out< td=""><td>;ook output ombuigen</td></k_out<>	;ook output ombuigen
744F:				>76		STA	CSWL	ter bestrijding van echo
7451:	86	3/		>77 >78	*	STX	CSWH	
7453:	7.0	CG		>79		TDA	# <klokris< td=""><td>aland townstroom adver</td></klokris<>	aland townstroom adver
7455:			CF		I PAGED		RETADR	;laad terugkeer adres ;zet klaar
7458:			CI	>81		LDY		;haal huidig banknr op
745A:				>82				Y ; banknummer
745C:			CF			STA	RETBANK	;bewaar
745F:				>84		LDA	# <b klok1<="" td=""><td>;sprongadres in bank BNKKLOKL</td></b>	;sprongadres in bank BNKKLOKL
7461:			4	>85		STA	INDIRECL	7 Per origination III built Intitudit
7463:				>86		LDA	#BNKKLOK1	;volgende bank erin
7465:				>87		BNE	TUSKLOK	;altijd
				>88	*			
				>89	*opvuller	1 tot	bankswitch	op zijn plaats
				>90	*			
7467:	- FEETS			>91		HEX	FFFFFFFF	FFFFFFFFFFFFFFFFFFF
7477:	FF	FF	FF	>92 >93	*	HEX	FFFFFFFFF	TF.
747D:	50	48		>94		BUC	K NOINIT	;tussenjumpje
72750	50	-20		>95	*	DVC	1,1011111	, caserjanpje
747F:	4A	76	44	>96	K STAMP	HEX	4A764455060	07
				>97	*			
				>98	*			
				>99	******	*****	******	the short of the short of
					*PRODOS E	NIRY	PUNT	
100000000000000000000000000000000000000	2020			>101	ж	875-1088		191
7485:		78	07		K_PRODOS		SCRATI	;nep bewaar aktie
7488:				>103		TXA		;bewaar registers
7489:				>104		PHA		
748A:				>105		TYA		
748B:				>106		PHA		
748C:				>107		PHP		. 21 1-3 1 1 1
748D:	18			>108		SEI		disable even interrupten
								or gebruiken
				>TT0	-werkt wa	L IIIak	reitlker in	de PRODOS driver

				<b>\777</b>	derenas To	NOTICE	سحده مله ماهمده	new of any more and the
748E:	7.0	60		>112	*AOOL TO			een eigen RTS gebruikt
7490:						LDA	#\$60	;RTS opcode
				>113		STA	INDIRECL	;zet op adres 0
			. 00			JSR	INDIRECL	
7495:			07	>115		TSX	OFFI OFF 37	stackpointer naar XREG
				>116		LDA		[
7499:				>117		STA	INDIRECH	;in indirect
749B:						LDA	#\$0	
749D:				>119		STA	INDIRECL	
749F:	1 1000			>120		PLP		;interrupten mogen weer
				>121		IDY	#CREGL	;CREG bewaren
74A2:				>122		LDA	(INDIRECT)	,Y ;haal CREG op
74A4:				>123		PHA		;bewaar even, RAM eerst aan
74A5:						STA	CLRROM	, and the second
74A8:				>125		LDA		;kaart en RAM aan
74AA:	91	3A		>126	9	STA	(INDIRECT)	,Y ;schakel in
	82.2			>127	*			
74AC:			12 (12 (12 (12 (12 (12 (12 (12 (12 (12 (	>128		PLA		;haal oude CREG terug
74AD:	8D	03	CF			STA	SAVCREG	
	-			>130	*ga naar			n verder te werken
74B0:				>131		IDY	#BANKNR	
74B2:				>132		LDA	(INDIRECT),	Y;haal huidig banknummer
74B4:			CF				RETBANK	,
74B7:				>134				;terugkeer punt
74B9:			CF				RETADR	
74BC:				>136		LDA		start adres in nieuwe bank
74BE:				>137		STA	INDIRECL	
74C0:				>138		LDA	#BNKKLOKP	;volgendebanknr erin
74C2:	DO	31		>139		BNE	SCHAKEL4	;altijd
				>140	*			
7404.	Do	7.0		>141	*	T10 T101		21.10
74C4:	DO	TR		>142	K_EXITIH	BNE	K_EXIT1	;altijd
				>143				
				>7//	alle als als als als als als als als		~~~~~~~~~~~~	
				>144	******			
7106.	20			>145	*Terugke	erpunt		data is ingelezen-geconverteerd
74C6:	38			>145 >146	*Terugke	erpunt SEC	nadat klok	data is ingelezen-geconverteerd; zorg zeker voor INPUT
74C6:	38			>145 >146 >147	*Terugke KLOKRTS *****	erpunt SEC		data is ingelezen-geconverteerd; zorg zeker voor INPUT
74C6:	38			>145 >146 >147 >148	*Terugke KLOKRTS ******	erpunt SEC *****	: nadat klok	data is ingelezen+geconverteerd ;zorg zeker voor INPUT *******
		15		>145 >146 >147 >148 >149	*Terugkee KLOKRTS ******* * *input b:	erpunt SEC ***** innenk	: nadat klok :********** :comst NIET e	data is ingelezen+geconverteerd;zorg zeker voor INPUT ********** eerste maal
74C7:	90		Œ	>145 >146 >147 >148 >149 >150	*Terugke KLOKRTS ******	erpunt SEC ***** innenk BCC	nadat klok ********** tomst NIET e K_EXIT1	data is ingelezen+geconverteerd ;zorg zeker voor INPUT *******
74C7: 74C9:	90 AE	05		>145 >146 >147 >148 >149 >150 >151	*Terugkee KLOKRTS ******* * *input b:	erpunt SEC ****** innenk BCC LDX	nadat klok ********  comst NIET e K_EXIT1 TDATATEL	data is ingelezen+geconverteerd; zorg zeker voor INPUT ******** eerste maal ; output dus gelijk eruit
74C7: 74C9: 74CC:	90 AE EE	05 05	CF	>145 >146 >147 >148 >149 >150 >151 >152	*Terugkee KLOKRTS ******* * *input b:	erpunt SEC ****** innenk BCC LDX INC	nadat klok ********  comst NIET e K_EXIT1 TDATATEL TDATATEL	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ******* erste maal ;output dus gelijk eruit ;verhoog pointer vast
74C7: 74C9: 74CC: 74CF:	90 AE EE BD	05 05 10	CF	>145 >146 >147 >148 >149 >150 >151 >152 >153	*Terugkee KLOKRTS ******* * *input b:	erpunt SEC ****** innenk BCC IDX INC IDA	nadat klok ********  comst NIET e K EXIT1 TDATATEL TDATATEL KLOKDATA,X	data is ingelezen+geconverteerd ;zorg zeker voor INPUT *******  erste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter
74C7: 74C9: 74CC: 74CF: 74D2:	90 AE EE BD C9	05 05 10 8D	CF	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154	*Terugkee KLOKRTS ******* * *input b:	erpunt SEC ****** innenk BCC LDX INC LDA CMP	nadat klok  ********  tomst NIET e  K EXITI  TDATATEL  TDATATEL  KLOKDATA,X  #CR	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter ;CR?
74C7: 74C9: 74CC: 74CF:	90 AE EE BD C9	05 05 10 8D	CF CF	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155	*Terugker KLOKRIS ******** * *input b: K_NOINIT	erpunt SEC ****** innenk BCC LDX INC LDA CMP	nadat klok ********  comst NIET e K EXIT1 TDATATEL TDATATEL KLOKDATA,X	data is ingelezen+geconverteerd ;zorg zeker voor INPUT *******  erste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter
74C7: 74C9: 74CC: 74CF: 74D2: 74D4:	90 AE EE BD C9 D0	05 05 10 8D 05	CF CF	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156	*Terugkee KLOKRTS ******* * *input b:	erpunt SEC ****** innenk BCC IDX INC IDA CMP BNE	nadat klok ********  comst NIET e K_EXIT1 TDATATEL TDATATEL KLOKDATA,X #CR K_EXIT	data is ingelezen+geconverteerd ;zorg zeker voor INPUT *******  eerste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter ;CR? ;nee
74C7: 74C9: 74CC: 74CF: 74D2: 74D4:	90 AE EE BD C9 D0	05 05 10 8D 05	CF CF	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157	*Terugker KLOKRIS ******** * *input b: K_NOINIT	erpunt SEC ****** innenk BCC IDX INC IDA CMP BNE	: nadat klok  ********  comst NIET e  K_EXIT1  TDATATEL  TDATATEL  KLOKDATA, X  #CR  K_EXIT  SEIKBD	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter ;CR? ;nee ;reset IN#0
74C7: 74C9: 74CC: 74CF: 74D2: 74D4:	90 AE EE BD C9 D0	05 05 10 8D 05	CF CF	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157 >158	*Terugke KLOKRIS ******* * *input b: K_NOINIT	erpunt SEC ****** innenk BCC IDX INC IDA CMP BNE	: nadat klok  ********  comst NIET e  K_EXIT1  TDATATEL  TDATATEL  KLOKDATA, X  #CR  K_EXIT  SEIKBD	data is ingelezen+geconverteerd ;zorg zeker voor INPUT *******  eerste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter ;CR? ;nee
74C7: 74C9: 74CC: 74CF: 74D2: 74D4: 74D6: 74D9:	90 AE EE BD C9 D0	05 05 10 8D 05 89 8D	CF CF	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157 >158 >159	*Terugker KLOKRIS ******** * *input b: K_NOINIT	erpunt SEC ****** innenk BCC IDX INC IDA CMP BNE JSR IDA	madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter ;CR? ;nee  ;reset IN#0 ;karakter weer in ACCU
74C7: 74C9: 74CC: 74CF: 74D2: 74D4: 74D6: 74D9:	90 AE EE BD C9 D0 20 A9	05 05 10 8D 05 89 8D	CF CF FE	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157 >158 >159 >160	*Terugke KLOKRIS ******* * *input b: K_NOINIT	erpunt SEC ****** innenk BCC IDX INC IDA CMP BNE JSR IDA STA	nadat klok  ********  tomst NIET e  K EXIT!  TDATATEL  TDATATEL  KLOKDATA, X  #CR  K EXIT  SEIKBD  #CR  \$CR  \$CR	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter ;CR? ;nee  ;reset IN#0 ;karakter weer in ACCU ;bewaar uittevoeren kar even
74C7: 74C9: 74CC: 74CF: 74D2: 74D4: 74D6: 74D9: 74DB: 74DE:	90 AE EE BD C9 D0 20 A9	05 05 10 8D 05 89 8D 78 FF	CF CF FE	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157 >158 >159 >160 >161	*Terugker KLOKRIS ******** * *input b: K_NOINIT	erpunt SEC ****** innenk BCC IDX INC IDA CMP BNE JSR IDA STA IDY	madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat klok  madat  m	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter ;CR? ;nee  ;reset IN#0 ;karakter weer in ACCU
74C7: 74C9: 74CC: 74CF: 74D2: 74D4: 74D6: 74D9: 74DB: 74DE: 74E0:	90 AE EE BD C9 D0 20 A9 8D A0 A9	05 05 10 8D 05 89 8D 78 FF 00	CF CF FE	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157 >158 >159 >160 >161 >162	*Terugke KLOKRIS ******* * *input b: K_NOINIT	erpunt SEC ****** innenk BCC IDX INC IDA CMP BNE JSR IDA STA IDA IDY IDA	madat klok  ********  comst NIET e  K_EXIT1  TDATATEL  TDATATEL  KLOKDATA, X  #CR  K_EXIT  SETKBD  #CR  \$CRAT1  #CREGL  #\$0	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit  ;verhoog pointer vast ;pak karakter ;CR? ;nee  ;reset IN#0 ;karakter weer in ACCU ;bewaar uittevoeren kar even ;herstel CREG in oude staat
74C7: 74C9: 74CC: 74CF: 74D2: 74D4: 74D6: 74D9: 74DB: 74DE: 74E0: 74E2:	90 AE EE BD C9 D0 20 A9 8D A0 A9 85	05 05 10 8D 05 89 8D 78 FF 00 3A	CF CF FE	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157 >158 >159 >160 >161 >162 >163	*Terugke KLOKRIS ******* * *input b: K_NOINIT	erpunt SEC ****** innenk BCC LDX INC LDA CMP BNE JSR LDA STA LDY LDA STA	madat klok  ********  comst NIET e  K_EXIT1  TDATATEL  TDATATEL  KLOKDATA,X  #CR  K_EXIT  SETKBD  #CR  \$CRAT1  #CREGL  #\$0  INDIRECL	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit ;verhoog pointer vast ;pak karakter ;CR? ;nee  ;reset IN#0 ;karakter weer in ACCU ;bewaar uittevoeren kar even
74C7: 74C9: 74CC: 74CF: 74D2: 74D4: 74D6: 74D9: 74DB: 74DE: 74E0: 74E2: 74E4:	90 AE EE BD C9 DO 20 A9 8D A0 A9 85 AD	05 05 10 8D 05 89 8D 78 FF 00 3A 03	CF CF FE 07	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157 >158 >159 >160 >161 >162 >163 >164	*Terugke KLOKRIS ******* * *input b: K_NOINIT	erpunt SEC ****** innenk BCC LDX INC LDA CMP BNE JSR LDA STA LDA LDA STA LDA STA LDA	madat klok  ********  comst NIET e  K EXIT1  TDATATEL  TDATATEL  KLOKDATA, X  #CR  K EXIT  SETKBD  #CR  SCRAT1  #CREGL  #\$0  INDIRECL  SAVCREG	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit  ;verhoog pointer vast ;pak karakter ;CR? ;nee  ;reset IN#0 ;karakter weer in ACCU ;bewaar uittevoeren kar even ;herstel CREG in oude staat ;reset INDIRECT
74C7: 74C9: 74CC: 74CF: 74D2: 74D4: 74D6: 74D9: 74DB: 74DE: 74E0: 74E2:	90 AE EE BD C9 DO 20 A9 8D A0 A9 85 AD	05 05 10 8D 05 89 8D 78 FF 00 3A 03	CF CF FE 07	>145 >146 >147 >148 >149 >150 >151 >152 >153 >154 >155 >156 >157 >158 >159 >160 >161 >162 >163	*Terugke KLOKRIS ******* * *input b: K_NOINIT	erpunt SEC ****** innenk BCC LDX INC LDA CMP BNE JSR LDA STA LDA LDA STA LDA STA LDA	madat klok  ********  comst NIET e  K EXIT1  TDATATEL  TDATATEL  KLOKDATA, X  #CR  K EXIT  SETKBD  #CR  SCRAT1  #CREGL  #\$0  INDIRECL  SAVCREG	data is ingelezen+geconverteerd ;zorg zeker voor INPUT ********  erste maal ;output dus gelijk eruit  ;verhoog pointer vast ;pak karakter ;CR? ;nee  ;reset IN#0 ;karakter weer in ACCU ;bewaar uittevoeren kar even ;herstel CREG in oude staat

```
74E9: 68
            >166
                           PLA
74EA: A8
            >167
                           TAY
                                         restore YREG
74EB: 68
            >168
                          PLA
74EC: AA >169
                          TAX
                                         restore XREG
74ED: AD 78 07 >170
                          LDA SCRATI
                                        ;pak karakter weer
74F0: 60
             >171
                           RTS
             >172 *
             >173 *entrypunt voor PROdos
             >174 *
74F1: B0 92
             >175
                          BCS K PRODOS
                          BCC K PRODOS
74F3: 90 90
            >176
             >177 *
             >178 *
             >179 ******************
             >180 *
             >181 *Schakel naar andere BANK
             >182 *
             >183 ******************
             >184 *
             >185 *Schakel andere bank in door het
             >186 *gewenste banknummer naar adresgebied
             >187 *$Cn00-$CnFE te schrijven, banknummer
>188 *stat reeds in ACCU
             >189 *In adres INDIRECT staat reeds waar naar
             >190 *toe gesprongen wordt bij binnenkomst
             >191 *andere bank
             >192 *
             >193 *Y-register wordt gebruikt
             >194 *
74F5: AO OO >195 SCHAKEL4 LDY #$0
74F7: 09 80 >196 ORA #SOFTBANK ;Zet softbankselectie bit
74F9: 91 3A >197
                         STA (INDIRECT), Y ; Schakel om
74FB: 6C 3A 00 >198
                         JMP (INDIRECT) ; Spring weg bij binnenkomst
             >199 *
74FE: 04
             >200
                         DFB BNKKLOKR ; Nummer van deze BANK
74FF: FF
             >201
                          DFB $FF
                                         ; Adres Controle Register
             >202 *
```

```
*************
              >1
                   ***********
              >2
              >3
              >4
                          BANK NR
              >5
                   **********
              >6
                   *********
              >7
              >8
              >9
                   *bank BNKKLOKS VERSIE 5.0/850607*
              >10
                   **********
              >11
              >12
              >13
                   ***********
              >14
              >15
                        KLOK ZETTEN
              >16
                   ************
              >17
              >18
              >19
                   *klokgelijkzetten op interactieve wijze
              >20
              >21
              >22
7500: 08
              >23
                           PHP
                                          ;bewaar status
7501: 78
              >24
                           SEI
                                          ; disable interrupts
7502: 20 58 FC >25
                           JSR HOME
                                          ;$Cn staat nu op stack
7505: BA
                                          ;stack pointer in XREG
              >26
                           TSX
7506: BD 00 01 >27
                           LDA STACK, X
                                          ; pak $Cn
7509: 8D F8 07 >28
                           STA MSLOT
                                          ; bewaar $Cn in screenhole
750C: 85 3B
             >29
                           STA INDIRECH
                                          ;ook in INDIRECT
750E: AA
             >30
                           TAX
                                          ;bewaar ook in XREG
750F: A9 00
                          LDA #$0
             >31
                                          ; zet INDIRECThapadres
7511: 85 3A
                          STA INDIRECL
             >32
                                          ;rest van INDIRECT
7513: 28
             >33
                          PLP
                                          ; interrupts weer mogelijk
7514: AO FF
             >34
                          LDY #CREGL
7516: Bl 3A
                          LDA (INDIRECT), Y ; haal CREG
             >35
7518: 48
                          PHA
             >36
                                          ;bewaar
7519: A9 8E
                          LDA #RAMACTIV
             >37
                                          ;zet kaart en RAM aan
751B: 8D FF CF >38
                          STA CLRROM
                                          ;schakel extensie ROM-en uit
751E: 91 3A
             >39
                          STA (INDIRECT), Y
7520: 68
                          PLA
             >40
                                          ;haal CREG terug
7521: 8D 03 CF >41
                           STA SAVCREG
                                          ;bewaar
7524: 8E 01 CF >42
                           STX SLOTADR
7527: AO FE
             >43
                           LDY #BANKNR
                                          ;haal banknummer
7529: Bl 3A
             >44
                           LDA
                               (INDIRECT), Y
752B: 8D 02 CF >45
                           STA RETBANK
                                          ;bewaar
             >46
                   *reset de eventuele IN#n
752E: 20 89 FE >47
                           JSR SETKBD
             >48
7531: A9 B6
                           IDA #<Z SIGON ; haal boodschap adres
             >49
7533: 85 3A
                           STA INDIRECL
             >50
7535: A0 00
                           LDY #$0
             >51
7537: Bl 3A
             >52
                   Z MEERMS LDA (INDIRECT), Y ; PAK BOODSCHAP
7539: FO 06
             >53
                           BEQ Z LSKLOK
753B: 20 ED FD >54
                           JSR COUT
                                         ;schrijf
753E: C8
                           INY
             >55
```

```
BNE Z MEERMS
                                       ;altijd
753F: DO F6
            >56
7541: A9 4E
            >57
                  Z LSKLOK LDA #<Z EDIT ; terugkeer punt
7543: A2 00 >58
                          LDX #<B KLOK1 ; adres in andere bank
                  Z SWITCH STA RETADR
7545: 8D 00 CF >59
7548: 86 3A >60
                          STX INDIRECL
                                        store adres
754A: A9 1E
            >61
                          LDA #BNKKLOK1 ; klok bank
754C: DO 66
            >62
                          BNE TUSKLOKS
             >63 *
             >64 ***************
             >65 *Hier komt de ingelezen klok weer terug
                          LDX #$0 ; reset INDIRECT
754E: A2 00
           >66 Z EDIT
7550: 86 3A >67
                          STX INDIRECL
7552: A0 FF >68
                          LDY #CREGL
                                        ;neem CREG in YREG
7554: A9 8E >69 Z REGEL LDA #RAMACTIV
7556: 8D FF CF >70
                          STA CLRROM
                                        ; ivm 80 kol schakel ext. uit
                         STA (INDIRECT), Y ; vierling weer aan
7559: 91 3A >71
755B: BD 10 CF >72
755E: C9 8D >73
                         LDA KLOKDATA, X
                         CMP #CR
                                       ; einde bereikt
             >74
7560: F0 06
                        BEQ Z WYZIG
                        JSR COUT ; zet op scherm
7562: 20 ED FD >75
7565: E8 >76
                         INX
7566: DO EC
            >77
                         BNE Z REGEL
                                        ;altijd
            >78 *
7568: A2 00 >79 Z_WYZIG LDX #$0 756A: 86 24 >80 Z_WYZIGM STX CH
                                        reset CH
756C: 20 OC FD >81
                   JSR RDKEY
                                        ;lees karakter
756F: C9 8D >82
                         CMP #CR
                                        ;<cr>?
7571: F0 14 >83
                        BEQ Z CARDON
                                      ;ja
7573: C9 88 >84
                        CMP #BS
                                        ;BS?
7575: D0 05 >85
                        BNE Z CIJFER ; nee
            >86
7577: CA
                         DEX
                                        ;BS dus positie teruq
                         BMI Z_INC ;voorbij linker marge
BPL Z_VGL ;gedaan doorgaan
; controleer op cijfer
757E: 30 19 >90
                          BMI Z INC
                          CMP #"9"+1
7580: C9 BA >91
                                       ; < OF = negen
7582: 10 15 >92
                          BPL Z INC
                                        ;nee
                          JSR COUT
7584: 20 ED FD >93
                                        ;schrijf uit
;bewaar character even
                          LDY #CREGL
                                        ; verziekt door RDCHAR
758A: A0 FF >95
                         LDA #RAMACTIV
758C: 8D FF CF >97
                        STA CIRROM ; ivm 80kol schakel ext.rom uit
758F: 91 3A >98
                        STA (INDIRECT), Y; zet 4ling weer aan
7591: 68
            >99
                        PLA
                                        ;haal character weer terug
7592: C9 8D
                        CMP #CR
            >100
7594: FO 08 >101
                        BEQ Z SCHRYF
7596: 9D 10 CF >102
                         STA KLOKDATA, X ; zet in klok RAM
            >103 Z_INC
7599: E8
                          INX
            >104 Z VGL
                         CPX #KLOKLANG ; einde string
759A: E0 11
759C: DO CC
          >105
                          BNE Z WYZIGM ; nee
            >106 *
            >107 Z SCHRYF LDA #<Z EXIT ; return adres
759E: A9 A4
            >108
                    LDX #<K SCHRYF ;entry adres(<>0)
75A0: A2 A5
                         BNE Z SWITCH ;altijd
75A2: DO Al
             >109
             >110 *
```

```
>111 **************
             >112 *binnenkomstpunt na het weg schrijven
             >113 *van de gewijzigde klokdata
             >114 Z EXIT LDA #$0
                                          ; reset INDIRECT
75A4: A9 00
75A6: 85 3A >115
75A8: A0 FF >116
                           STA INDIRECL
                          LDY #CREGL
                                         ;herstel CREG
75AA: AD 03 CF >117
                          LDA SAVCREG
                          STA (INDIRECT), Y
75AD: 91 3A >118
                          LDA #CR
                                      ;zet een CR in ACCU
75AF: A9 8D >1.19
75B1: A2 00 >120
                          LDX #$0
                                          ; zet XREG op 0
             >121
                          RTS
                                          ;terug naar aanroeper
75B3: 60
             >122 *
             >123 TUSKLOKS BNE SCHAKEL5 ; tussenjumpje
75B4: DO 3F
             >124 *
             >125 *boodschap en heading van de klokuitlezing
             >126 *
75B6: 8C 8D 8D >127 Z SIGON DFB CTRLL, CR, CR, CR
75BA: D6 C9 C5 >128
                           ASC "VIERLINGKAART KLOK ZETTEN V5.0"
75D8: 8D 8D 8D >129
                          DFB CR, CR, CR
                          ASC "UU:MM:SS JJMMDD W"
75DB: D5 D5 BA >130
                          DFB CR, $0
             >131
75EC: 8D 00
              >132 *
             >133 *opvullen tot bankswitch op plaats
              >134 *
75EE: FF FF FF >135
                          HEX FFFFFFFFFFF
             >136 *
             >137 *****************
             >138 *
              >139 *Schakel naar andere BANK
                                                sk
             >140 *
             >141 *****************
             >142 *
             >143 *Schakel andere bank in door het
             >144 *gewenste banknummer naar adresgebied
             >145 *$Cn00-$CnFE te schrijven, banknummer
             >146 *staat reeds in ACCU
             >147 *In adres INDIRECT staat reeds waar naar
             >148 *toe gesprongen wordt bij binnenkomst
             >149 *andere bank
             >150 *
             >151 *Y-register wordt gebruikt
             >152 *
75F5: A0 00
             >153 SCHAKEL5 LDY #$0
                           ORA #SOFTBANK ; Zet softbankselectie bit
           >154
75F7: 09 80
75F9: 91 3A
            >155
                           STA (INDIRECT), Y ; Schakel om
                          JMP (INDIRECT) ; Spring weg bij binnenkomst
75FB: 6C 3A 00 >156
             >157 *
                          DFB BNKKLOKS ; Nummer van deze BANK
75FE: 05
             >158
             >159
                           DFB $FF
                                         ; Adres Controle Register
75FF: FF
             >160 *
```

```
***********
         >1
         >2
             ************
         >3
                  BANK NR 6
                                 sksksk
             ***
         >4
         >5
             **********
         >6
             ************
         >7
         >8
             *bank BNKRES6 VERSIE 5.0/850607*
         >9
         >10
             ***********
         >11
         >12
         >13
7600: FF FF FF >14
                   7610: FF FF FF >15
                  HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
7620: FF FF FF >16
                   7630: FF FF FF >17
                  7640: FF FF FF >18
7650: FF FF FF >19
                   HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
7660: FF FF FF >20
                  7670: FF FF FF >21
                  7680: FF FF FF >22
                  7690: FF FF FF >23
                  76A0: FF FF FF >24
                  76B0: FF FF FF >25
                   76CO: FF FF FF >26
                   76DO: FF FF FF >27
                   76E0: FF FF FF >28
                   76F0: FF FF FF >29
                   HEX FFFFFFFFF
         >30
            **************
         >31
         >32
                                  *
         >33
             *Schakel naar andere BANK
         >34
             ***********
         >35
         >36
         >37
             *Schakel andere bank in door het
             *gewenste banknummer naar adresgebied
         >38
             *$Cn00-$CnFE te schrijven, banknummer
         >39
             *staat reeds in ACCU
         >40
         >41
             *In adres INDIRECT staat reeds waar naar
         >42
             *toe gesprongen wordt bij binnenkomst
             *andere bank
         >43
         >44
         >45
             *Y-register wordt gebruikt
         >46
76F5: A0 00
         >47
             SCHAKEL6 LDY #$0
76F7: 09 80
         >48
                   ORA #SOFTBANK ; Zet softbankselectie bit
                   STA
                      (INDIRECT), Y ; Schakel om
76F9: 91 3A
         >49
76FB: 6C 3A 00 >50
                      (INDIRECT) ; Spring weg bij binnenkomst
         >51
         >52
                   DFB BNKRES6
                             ; Nummer van deze BANK
76FE: 06
         >53
                   DFB $FF
                             ; Adres Controle Register
76FF: FF
         >54
```

```
*********
         >1
             ***********
         >2
             ***
         >3
            ***
                  BANK NR 7
         >4
         >5
             *************
         >6
             **********
         >7
         >8
         >9
             *bank BNKRES7 VERSIE 5.0/850607*
         >10
            *****************
         >11
         >12
         >13
7700: FF FF FF >14
                   7710: FF FF FF >15
                   7720: FF FF FF >16
                  7730: FF FF FF >17
                  HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
                  7740: FF FF FF >18
7750: FF FF FF >19
                  7760: FF FF FF >20
                  7770: FF FF FF >21
                  7780: FF FF FF >22
                  7790: FF FF FF >23
                  77A0: FF FF FF >24
                  77B0: FF FF FF >25
                  77CO: FF FF FF >26
                  77DO: FF FF FF >27
                  77EO: FF FF FF >28
                  HEX
                     77F0: FF FF FF >29
                  HEX FFFFFFFFF
         >30
            ***************
         >31
         >32
         >33
            *Schakel naar andere BANK
         >34
            **********
         >35
         >36
             *Schakel andere bank in door het
         >37
         >38
             *gewenste banknummer naar adresgebied
         >39
             *$Cn00-$CnFE te schrijven, banknummer
             *staat reeds in ACCU
         >40
             *In adres INDIRECT staat reeds waar naar
         >41
             *toe gesprongen wordt bij binnenkomst
         >42
         >43
             *andere bank
         >44
         >45
             *Y-register wordt gebruikt
         >46
77F5: A0 00
         >47
             SCHAKEL7 LDY
77F7: 09 80
         >48
                  ORA #SOFTBANK ; Zet softbankselectie bit
77F9: 91 3A
         >49
                      (INDIRECT), Y ; Schakel om
                   STA
77FB: 6C 3A 00 >50
                      (INDIRECT) ; Spring weg bij binnenkomst
                  JMP
         >51
         >52
77FE: 07
                  DFB BNKRES7
                             ; Nummer van deze BANK
77FF: FF
         >53
                  DFB $FF
                             ; Adres Controle Register
         >54
```

```
>1
            *************
             **********
         >2
         >3
         >4
                  BANK NR 8
         >5
            ****************
         >6
            *************
         >7
         >8
             *bank BNKRES8 VERSIE 5.0/850607*
         >9
         >10
         >11
            ****************
         >12
         >13
7800: FF FF FF >14
                  7810: FF FF FF >15
                  7820: FF FF FF >16
                  7830: FF FF FF >17
                 7840: FF FF FF >18
                 7850: FF FF FF >19
                 7860: FF FF FF >20
7870: FF FF FF >21
                  7880: FF FF FF >22
                  7890: FF FF FF >23
                 78A0: FF FF FF >24
                 78B0: FF FF FF >25
                 78C0: FF FF FF >26
                 78DO: FF FF FF >27
                  78EO: FF FF FF >28
                     HEX
78F0: FF FF FF >29
                  HEX FFFFFFFF
         >30
            ******************
         >31
         >32
         >33
            *Schakel naar andere BANK
                                rk:
         >34
         >35
            **********
         >36
            *Schakel andere bank in door het
         >37
             *gewenste banknummer naar adresgebied
         >38
         >39
             *$Cn00-$CnFE te schrijven, banknummer
         >40
             *staat reeds in ACCU
            *In adres INDIRECT staat reeds waar naar
         >41
         >42
             *toe gesprongen wordt bij binnenkomst
         >43
            *andere bank
         >44
         >45
            *Y-register wordt gebruikt
         >46
78F5: A0 00
         >47
             SCHAKELS LDY #$0
78F7: 09 80
         >48
                  ORA #SOFTBANK ; Zet softbankselectie bit
78F9: 91 3A
         >49
                  STA
                     (INDIRECT), Y ; Schakel om
78FB: 6C 3A 00 >50
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
         >51
78FE: 08
         >52
                  DFB BNKRES8
                           ; Nummer van deze BANK
78FF: FF
         >53
                  DFB $FF
                           ; Adres Controle Register
         >54
```

```
**********
         >1
            **********
         >2
         >3
         >4
                 BANK NR 9
                               ***
         >5
            ***
            *****************
         >6
            ****************
         >7
         >8
            *bank BNKRES9 VERSIE 5.0/850607*
         >9
         >10
            *****************
         >11
         >12
         >13
7900: FF FF FF >14
                 7910: FF FF FF >15
                 7920: FF FF FF >16
                 7930: FF FF FF >17
                 7940: FF FF FF >18
7950: FF FF FF >19
                 7960: FF FF FF >20
                 7970: FF FF FF >21
                 7980: FF FF FF >22
                 7990: FF FF FF >23
                 79A0: FF FF FF >24
79B0: FF FF FF >25
                  79C0: FF FF FF >26
                 79D0: FF FF FF >27
                 79E0: FF FF FF >28
                 79F0: FF FF FF >29
                 HEX FFFFFFFFF
         >30
         >31
            ***********
         >32
            *Schakel naar andere BANK
                                k
         >33
         >34
            ***********
         >35
         >36
            *Schakel andere bank in door het
         >37
            *gewenste banknummer naar adresgebied
         >38
            *$Cn00-$CnFE te schrijven, banknummer
         >39
         >40
            *staat reeds in ACCU
            *In adres INDIRECT staat reeds waar naar
         >41
         >42
            *toe gesprongen wordt bij binnenkomst
            *andere bank
         >43
         >44
         >45
            *Y-register wordt gebruikt
         >46
79F5: A0 00
            SCHAKEL9 LDY #$0
         >47
                  ORA #SOFTBANK ; Zet softbankselectie bit
79F7: 09 80
         >48
79F9: 91 3A
         >49
                  STA (INDIRECT), Y; Schakel om
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
79FB: 6C 3A 00 >50
         >51
                           ;Nummer van deze BANK
                 DFB BNKRES9
79FE: 09
         >52
                  DFB SFF
                           ; Adres Controle Register
79FF: FF
         >53
         >54
```

```
**********
         >7
             **********
         >2
         >3
         >4
                 BANK NR
                               ***
         >5
                               ***
            **********
         >6
         >7
             ***********
         >8
         >9
             *bank BNKRESA VERSIE 5.0/850607*
         >10
            ************
         >11
         >12
         >13
7A00: FF FF FF >14
                  7A10: FF FF FF >15
                 7A20: FF FF FF >16
                 7A30: FF FF FF >17
                 7A40: FF FF FF >18
                 7A50: FF FF FF >19
                 7A60: FF FF FF >20
                 7A70: FF FF FF >21
                 7A80: FF FF FF >22
                 7A90: FF FF FF >23
                 7AAO: FF FF FF >24
                 7AB0: FF FF FF >25
                 7ACO: FF FF FF >26
7ADO: FF FF FF >27
                 7AEO: FF FF FF >28
                 7AF0: FF FF FF >29
                 HEX FFFFFFFFF
         >30
            **********
         >31
         >32
         >33
            *Schakel naar andere BANK
                                *
         >34
            ***********
         >35
         >36
            *Schakel andere bank in door het
         >37
         >38
            *gewenste banknummer naar adresgebied
            *$Cn00-$CnFE te schrijven, banknummer
         >39
            *staat reeds in ACCU
         >40
            *In adres INDIRECT staat reeds waar naar
         >41
            *toe gesprongen wordt bij binnenkomst
         >42
         >43
            *andere bank
         >44
            *Y-register wordt gebruikt
         >45
         >46
7AF5: A0 00
        >47
            SCHAKELA LDY #$0
7AF7: 09 80
        >48
                  ORA #SOFTBANK ; Zet softbankselectie bit
7AF9: 91 3A
        >49
                  STA (INDIRECT), Y ; Schakel om
7AFB: 6C 3A 00 >50
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
        >51
7AFE: OA
        >52
                 DFB BNKRESA
                           ;Nummer van deze BANK
7AFF: FF
        >53
                 DFB $FF
                           ;Adres Controle Register
        >54
```

```
****************
         >1
             *******************
         >2
         >3
                                ***
             ***
         >4
                  BANK NR B
                                ***
         >5
            *****************
         >6
            *****************
         >7
         >8
             *bank BNKRESB VERSIE 5.0/850607*
         >9
         >10
             **********
         >11
         >12
         >13
7B00: FF FF FF >14
                   7B10: FF FF FF >15
                   HEX
                      7B20: FF FF FF >16
                   HEX
                      7B30: FF FF FF >17
                   7B40: FF FF FF >18
                  7B50: FF FF FF >19
                  7B60: FF FF FF >20
7B70: FF FF FF >21
                  7B80: FF FF FF >22
                  7B90: FF FF FF >23
                  7BAO: FF FF FF >24
                  7BB0: FF FF FF >25
                  7BCO: FF FF FF >26
                  7BDO: FF FF FF >27
                  7BEO: FF FF FF >28
                  7BFO: FF FF FF >29
                  HEX FFFFFFFFF
         >30
         >31
             ************
         >32
         >33
             *Schakel naar andere BANK
         >34
         >35
             ***********
         >36
         >37
             *Schakel andere bank in door het
         >38
             *gewenste banknummer naar adresgebied
             *$Cn00-$CnFE te schrijven, banknummer
         >39
             *staat reeds in ACCU
         >40
         >41
             *In adres INDIRECT staat reeds waar naar
             *toe gesprongen wordt bij binnenkomst
         >42
         >43
             *andere bank
         >44
         >45
             *Y-register wordt gebruikt
         >46
7BF5: A0 00
         >47
             SCHAKELB LDY #$0
7BF7: 09 80
                  ORA #SOFTBANK ; Zet softbankselectie bit
         >48
7BF9: 91 3A
         >49
                  STA (INDIRECT), Y ; Schakel om
7BFB: 6C 3A 00 >50
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
         >51
7BFE: OB
         >52
                            ; Nummer van deze BANK
                  DFB BNKRESB
7BFF: FF
         >53
                  DFB $FF
                            ; Adres Controle Register
         >54
```

```
*************
         >1
         >2
            ***********
         >3
            ***
                 BANK NR
         >4
                           C
                               ***
         >5
            ***********
         >6
            **********
         >7
         >8
            *bank BNKRESC VERSIE 5.0/850607*
         >9
         >10
            ***********
         >11
         >12
         >13
7C00: FF FF FF >14
                  7C10: FF FF FF >15
                  7C20: FF FF FF >16
                 7C30: FF FF FF >17
                 7C40: FF FF FF >18
                 7C50: FF FF FF >19
                 7C60: FF FF FF >20
                 7C70: FF FF FF >21
7C80: FF FF FF >22
                 7C90: FF FF FF >23
                 7CAO: FF FF FF >24
7CB0: FF FF FF >25
                 7CCO: FF FF FF >26
                  7CDO: FF FF FF >27
                  7CEO: FF FF FF >28
                  7CF0: FF FF FF >29
                  HEX FFFFFFFFF
         >30
            ************
         >31
         >32
         >33
            *Schakel naar andere BANK
         >34
            ************
         >35
         >36
         >37
            *Schakel andere bank in door het
         >38
            *gewenste banknummer naar adresgebied
            *$Cn00-$CnFE te schrijven, banknummer
         >39
            *staat reeds in ACCU
         >40
            *In adres INDIRECT staat reeds waar naar
         >41
         >42
            *toe gesprongen wordt bij binnenkomst
            *andere bank
         >43
         >44
         >45
            *Y-register wordt gebruikt
         >46
7CF5: A0 00
         >47
            SCHAKELC LDY
7CF7: 09 80
         >48
                  ORA
                     #SOFTBANK ; Zet softbankselectie bit
7CF9: 91 3A
                  STA
                     (INDIRECT), Y ; Schakel om
         >49
7CFB: 6C 3A 00 >50
                  JMP
                     (INDIRECT) ; Spring weg bij binnenkomst
        >51
         >52
                  DFB BNKRESC
                           ; Nummer van deze BANK
7CFE: OC
7CFF: FF
                  DFB $FF
         >53
                            ; Adres Controle Register
         >54
```

```
>1
            ***********
            ****************
         >2
         >3
            ***
                 BANK NR D
                               ***
         >4
         >5
            ***
            **********
         >6
            **********
         >7
         >8
            *bank BNKRESD VERSIE 5.0/850607*
         >9
         >10
             **********
         >11
         >12
         >13
7D00: FF FF FF >14
                  7D10: FF FF FF >15
                  7D20: FF FF FF >16
                 7D30: FF FF FF >17
                 7D40: FF FF FF >18
7D50: FF FF FF >19
                 7D60: FF FF FF >20
7D70: FF FF FF >21
                 7D80: FF FF FF >22
                 7D90: FF FF FF >23
                 7DAO: FF FF FF >24
                 7DBO: FF FF FF >25
                  7DC0: FF FF FF >26
                  7DDO: FF FF FF >27
                  7DEO: FF FF FF >28
                  7DF0: FF FF FF >29
                  HEX FFFFFFFFF
         >30
            *****************
         >31
         >32
         >33
            *Schakel naar andere BANK
         >34
             ***********
         >35
         >36
         >37
             *Schakel andere bank in door het
         >38
             *gewenste banknummer naar adresgebied
             *$Cn00-$CnFE te schrijven, banknummer
         >39
             *staat reeds in ACCU
         >40
            *In adres INDIRECT staat reeds waar naar
         >41
         >42
            *toe gesprongen wordt bij binnenkomst
            *andere bank
         >43
         >44
         >45
            *Y-register wordt gebruikt
         >46
7DF5: A0 00
         >47
            SCHAKELD LDY #$0
                  ORA #SOFTBANK ; Zet softbankselectie bit
7DF7: 09 80
         >48
                  STA (INDIRECT), Y ; Schakel om
7DF9: 91 3A
         >49
7DFB: 6C 3A 00 >50
                     (INDIRECT) ; Spring weg bij binnenkomst
         >51
         >52
                  DFB BNKRESD
                            ; Nummer van deze BANK
7DFE: OD
                  DFB $FF
7DFF: FF
         >53
                            ; Adres Controle Register
         >54
```

```
********
        >1
            ********
        >2
        >3
                 BANK NR E
                               ***
            ***
         >4
         >5
            ********
         >6
            ********
         >7
         >8
            *bank BNKRESE VERSIE 5.0/850607*
         >9
         >10
            *********
         >11
         >12
         >13
                  7E00: FF FF FF >14
                  7E10: FF FF FF >15
                  7E20: FF FF FF >16
                  7E30: FF FF FF >17
                  7E40: FF FF FF >18
                  7E50: FF FF FF >19
                  7E60: FF FF FF >20
                  HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
7E70: FF FF FF >21
                  7E80: FF FF FF >22
                  7E90: FF FF FF >23
                  7EAO: FF FF FF >24
                  7EBO: FF FF FF >25
                  7ECO: FF FF FF >26
                  7EDO: FF FF FF >27
                  7EEO: FF FF FF >28
                  HEX FFFFFFFFF
7EFO: FF FF FF >29
         >30
             *********
         >31
         >32
             *Schakel naar andere BANK
         >33
         >34
             ********
         >35
         >36
             *Schakel andere bank in door het
         >37
             *gewenste banknummer naar adresgebied
         >38
             *$Cn00-$CnFE te schrijven, banknummer
         >39
             *staat reeds in ACCU
         >40
             *In adres INDIRECT staat reeds waar naar
          >41
             *toe gesprongen wordt bij binnenkomst
          >42
             *andere bank
          >43
          >44
             *Y-register wordt gebruikt
          >45
          >46
              SCHAKELE LDY #$0
7EF5: A0 00
          >47
                   ORA #SOFTBANK ; Zet softbankselectie bit
          >48
 7EF7: 09 80
                   STA (INDIRECT), Y ; Schakel om
          >49
 7EF9: 91 3A
                   JMP (INDIRECT) ; Spring weg bij binnenkomst
 7EFB: 6C 3A 00 >50
          >51
                             ; Nummer van deze BANK
                   DFB BNKRESE
          >52
 7EFE: OE
                             ;Adres Controle Register
                   DFB SFF
 7EFF: FF
          >53
          >54
```

```
************
         >1
             ************
         >2
         >3
             ***
                  BANK NR F
                                 ***
         >4
         >5
             ***
             ***********
         >6
             **********
         >7
         >8
             *bank BNKRESF VERSIE 5.0/850607*
         >9
         >10
             ***********
         >11
         >12
         >13
                   7F00: FF FF FF >14
                   7F10: FF FF FF >15
7F20: FF FF FF >16
                  7F30: FF FF FF >17
                  7F40: FF FF FF >18
                  7F50: FF FF FF >19
7F60: FF FF FF >20
                  HEX
                      FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
7F70: FF FF FF >21
                  7F80: FF FF FF >22
                  7F90: FF FF FF >23
                  7FAO: FF FF FF >24
                  7FBO: FF FF FF >25
                   HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
7FCO: FF FF FF >26
                   7FDO: FF FF FF >27
                   7FEO: FF FF FF >28
                   7FFO: FF FF FF >29
                   HEX FFFFFFFFF
         >30
         >31 ****************
         >32
         >33
             *Schakel naar andere BANK
         >34
             *********
         >35
         >36
         >37
             *Schakel andere bank in door het
             *gewenste banknummer naar adresgebied
         >38
             *$Cn00-$CnFE te schrijven, banknummer
         >39
             *staat reeds in ACCU
         >40
         >41
             *In adres INDIRECT staat reeds waar naar
         >42
             *toe gesprongen wordt bij binnenkomst
             *andere bank
         >43
         >44
             *Y-register wordt gebruikt
         >45
         >46
7FF5: A0 00
             SCHAKELF LDY #$0
         >47
                      #SOFTBANK ; Zet softbankselectie bit
7FF7: 09 80
                   ORA
         >48
                       (INDIRECT), Y ; Schakel om
7FF9: 91 3A
                   STA
         >49
                   JMP
                       (INDIRECT) ; Spring weg bij binnenkomst
7FFB: 6C 3A 00 >50
         >51
7FFE: OF
         >52
                   DFB BNKRESF
                             ;Nummer van deze BANK
                   DFB $FF
                             ;Adres Controle Register
7FFF: FF
         >53
         >54
```

```
>1
             ************
            *****************
          >2
          >3
            ***
                  BANK NR
                                 ***
          >4
                             1 0
          >5
             ************
          >6
             ***********
         >7
         >8
             *bank BNKRES10 VERSIE 5.0/850607*
         >9
         >10
             **********
          >11
         >12
         >13
                   8000: FF FF FF >14
8010: FF FF FF >15
                   8020: FF FF FF >16
                  8030: FF FF FF >17
                  8040: FF FF FF >18
8050: FF FF FF >19
                  8060: FF FF FF >20
                  8070: FF FF FF >21
                  8080: FF FF FF >22
8090: FF FF FF >23
80A0: FF FF FF >24
80B0: FF FF FF >25
                  80CO: FF FF FF >26
80DO: FF FF FF >27
                   80E0: FF FF FF >28
                   80F0: FF FF FF >29
                   HEX FFFFFFFFF
         >30
            ****************
         >31
         >32
         >33
             *Schakel naar andere BANK
                                  de
         >34
             ***********
         >35
         >36
         >37
             *Schakel andere bank in door het
             *gewenste banknummer naar adresgebied
         >38
         >39
             *$Cn00-$CnFE te schrijven, banknummer
            *staat reeds in ACCU
         >40
         >41
             *In adres INDIRECT staat reeds waar naar
         >42
             *toe gesprongen wordt bij binnenkomst
             *andere bank
         >43
         >44
             *Y-register wordt gebruikt
         >45
         >46
80F5: A0 00
             SCHAKELLOLDY #$0
         >47
                   ORA #SOFTBANK ; Zet softbankselectie bit
80F7: 09 80
         >48
         >49
                   STA (INDIRECT), Y ; Schakel om
80F9: 91 3A
80FB: 6C 3A 00 >50
                      (INDIRECT) ; Spring weg bij binnenkomst
         >51
         >52
                  DFB BNKRES10 ; Nummer van deze BANK
80FE: 10
                   DFB $FF
         >53
                             ; Adres Controle Register
80FF: FF
         >54
```

```
**********
         >1
         >2
            ****************
            ***
         >3
            ***
         >4
                 BANK NR 11
                               ***
            ***
         >5
            **********
         >6
            **********
         >7
         >8
            *bank BNKRES11 VERSIE 5.0/850607*
         >9
         >10
            **********
         >11
         >12
         >13
8100: FF FF FF >14
                  8110: FF FF FF >15
                  8120: FF FF FF >16
8130: FF FF FF >17
                 8140: FF FF FF >18
                 8150: FF FF FF >19
                 8160: FF FF FF >20
                 8170: FF FF FF >21
                 8180: FF FF FF >22
                 8190: FF FF FF >23
                 81A0: FF FF FF >24
                  81BO: FF FF FF >25
                  81C0: FF FF FF >26
                  81DO: FF FF FF >27
                 81EO: FF FF FF >28
                 81F0: FF FF FF >29
                 HEX FFFFFFFFF
         >30
         >31
            *********
         >32
            *Schakel naar andere BANK
         >33
         >34
            ***********
         >35
         >36
         >37
            *Schakel andere bank in door het
         >38
            *gewenste banknummer naar adresgebied
            *$Cn00-$CnFE te schrijven, banknummer
         >39
         >40
            *staat reeds in ACCU
         >41
            *In adres INDIRECT staat reeds waar naar
            *toe gesprongen wordt bij binnenkomst
         >42
         >43
            *andere bank
         >44
         >45
            *Y-register wordt gebruikt
         >46
81F5: A0 00
         >47
            SCHAKELLILDY #$0
81F7: 09 80
         >48
                  ORA #SOFTBANK ; Zet softbankselectie bit
                  STA (INDIRECT), Y ; Schakel om
81F9: 91 3A
         >49
81FB: 6C 3A 00 >50
                     (INDIRECT) ; Spring weg bij binnenkomst
         >51
81FE: 11
         >52
                  DFB BNKRES11
                           ; Nummer van deze BANK
                  DFB $FF
81FF: FF
         >53
                           :Adres Controle Register
         >54
```

```
***********
          >1
             ************
          >2
             ***
          >3
                   BANK NR
                                  ***
             ***
                              1 2
          >4
             ***
          >5
             ***********
          >6
             **********
          >7
          >8
              *bank BNKRES12 VERSIE 5.0/850607*
          >9
          >10
              ***********
          >11
          >12
          >13
                    8200: FF FF FF >14
                    HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
8210: FF FF FF >15
8220: FF FF FF >16
                   HEX FEFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
8230: FF FF FF >17
                   HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
                   HEX
                       8240: FF FF FF >18
                   HEX
                       8250: FF FF FF >19
                   8260: FF FF FF >20
                   8270: FF FF FF >21
8280: FF FF FF >22
                   8290: FF FF FF >23
82A0: FF FF FF >24
                   82B0: FF FF FF >25
82CO: FF FF FF >26
                    82DO: FF FF FF >27
                    82E0: FF FF FF >28
                    82F0: FF FF FF >29
                    HEX FFFFFFFFF
          >30
             ***************
          >31
          >32
              *Schakel naar andere BANK
                                    de
          >33
          >34
              *****************
          >35
          >36
              *Schakel andere bank in door het
          >37
              *gewenste banknummer naar adresgebied
          >38
              *$Cn00-$CnFE te schrijven, banknummer
          >39
          >40
              *staat reeds in ACCU
              *In adres INDIRECT staat reeds waar naar
          >41
              *toe gesprongen wordt bij binnenkomst
          >42
              *andere bank
          >43
          >44
              *Y-register wordt gebruikt
          >45
          >46
              SCHAKELIZIDY #$0
82F5: A0 00
          >47
                    ORA #SOFTBANK ; Zet softbankselectie bit
82F7: 09 80
          >48
                        (INDIRECT), Y ; Schakel om
82F9: 91 3A
          >49
                    STA
                        (INDIRECT) ; Spring weg bij binnenkomst
82FB: 6C 3A 00 >50
          >51
                    DFB BNKRES12 ; Nummer van deze BANK
82FE: 12
          >52
                              ; Adres Controle Register
                    DFB $FF
82FF: FF
          >53
          >54
```

```
**********
         >1
             **********
         >2
         >3
            ***
                 BANK NR
         >4
                           1 3
         >5
            *************
         >6
            *****************
         >7
         >8
         >9
             *bank BNKRES13 VERSIE 5.0/850607*
         >10
            *************
         >11
         >12
         >13
8300: FF FF FF >14
                  8310: FF FF FF >15
                  8320: FF FF FF >16
                 8330: FF FF FF >17
                 8340: FF FF FF >18
                 8350: FF FF FF >19
8360: FF FF FF >20
                 8370: FF FF FF >21
                 8380: FF FF FF >22
                 8390: FF FF FF >23
                 83A0: FF FF FF >24
                 83B0: FF FF FF >25
                 83C0: FF FF FF >26
                 83D0: FF FF FF >27
83E0: FF FF FF >28
                  83F0: FF FF FF >29
                  HEX FFFFFFFFF
         >30
            **************
         >31
         >32
         >33
            *Schakel naar andere BANK
         >34
         >35
            ************
         >36
         >37
            *Schakel andere bank in door het
            *gewenste banknummer naar adresgebied
         >38
            *$Cn00-$CnFE te schrijven, banknummer
         >39
         >40
            *staat reeds in ACCU
            *In adres INDIRECT staat reeds waar naar
         >41
         >42
            *toe gesprongen wordt bij binnenkomst
         >43
            *andere bank
         >44
         >45
            *Y-register wordt gebruikt
         >46
            SCHAKEL13LDY #$0
83F5: A0 00
         >47
83F7: 09 80
         >48
                  ORA #SOFTBANK ; Zet softbankselectie bit
83F9: 91 3A
                     (INDIRECT), Y ; Schakel om
         >49
                  STA
83FB: 6C 3A 00 >50
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
         >51
83FE: 13
         >52
                 DFB BNKRES13 ; Nummer van deze BANK
83FF: FF
         >53
                 DFB $FF
                           ;Adres Controle Register
        >54
```

```
***********
          >1
          >2
             ******************
          >3
             ***
          >4
                  BANK NR 14
                                 ***
            ***
          >5
          >6 ******************
          >7
             ***********
          >8
             *bank BNKRES14 VERSIE 5.0/850607*
          >9
          >10
             *********
          >11
          >12
          >13
8400: FF FF FF >14
                   8410: FF FF FF >15
                   8420: FF FF FF >16
                   HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFF
8430: FF FF FF >17
                   8440: FF FF FF >18
                  8450: FF FF FF >19
8460: FF FF FF >20
8470: FF FF FF >21
8480: FF FF FF >22
                   8490: FF FF FF >23
                   84A0: FF FF FF >24
                  84B0: FF FF FF >25
                  84C0: FF FF FF >26
                  84D0: FF FF FF >27
84E0: FF FF FF >28
                   84F0: FF FF FF >29
                   HEX FFFFFFFFF
         >30
             *****************
         >31
         >32
         >33
             *Schakel naar andere BANK
                                   *
         >34
         >35
             ********************
         >36
         >37
             *Schakel andere bank in door het
         >38
             *gewenste banknummer naar adresgebied
         >39
             *$Cn00-$CnFE te schrijven, banknummer
         >40
             *staat reeds in ACCU
         >41
             *In adres INDIRECT staat reeds waar naar
         >42
             *toe gesprongen wordt bij binnenkomst
         >43
             *andere bank
         >44
         >45
             *Y-register wordt gebruikt
         >46
84F5: A0 00
        >47
             SCHAKEL14LDY #$0
84F7: 09 80
         >48
                   ORA #SOFTBANK ; Zet softbankselectie bit
84F9: 91 3A
         >49
                   STA (INDIRECT), Y ; Schakel om
84FB: 6C 3A 00 >50
                   JMP
                       (INDIRECT) ; Spring weg bij binnenkomst
         >51
84FE: 14
         >52
                   DFB BNKRES14 ; Nummer van deze BANK
         >53
                   DFB $FF ;Adres Controle Register
84FF: FF
         >54
```

```
*********
         >1
         >2
             **********
             ***
         >3
             ***
                  BANK NR
                           15
                                ***
         >4
         >5
             **********
         >6
             **********
         >7
         >8
             *bank BNKRES15 VERSIE 5.0/850607*
         >9
         >10
             **********
         >11
         >12
         >13
8500: FF FF FF >14
                  HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
8510: FF FF FF >15
                  8520: FF FF FF >16
8530: FF FF FF >17
                  8540: FF FF FF >18
                  8550: FF FF FF >19
8560: FF FF FF >20
                  8570: FF FF FF >21
                  8580: FF FF FF >22
                  8590: FF FF FF >23
                  85A0: FF FF FF >24
                  85BO: FF FF FF >25
                  85C0: FF FF FF >26
85DO: FF FF FF >27
                  85E0: FF FF FF >28
                  85F0: FF FF FF >29
                  HEX FFFFFFFFF
         >30
             *****************
         >31
         >32
         >33
             *Schakel naar andere BANK
                                 *
         >34
             ***********
         >35
         >36
             *Schakel andere bank in door het
         >37
             *gewenste banknummer naar adresgebied
         >38
             *$Cn00-$CnFE te schrijven, banknummer
         >39
         >40
             *staat reeds in ACCU
         >41
             *In adres INDIRECT staat reeds waar naar
             *toe gesprongen wordt bij binnenkomst
         >42
         >43
             *andere bank
         >44
             *Y-register wordt gebruikt
         >45
         >46
85F5: A0 00
         >47
             SCHAKELL5LDY #$0
85F7: 09 80
         >48
                  ORA #SOFTBANK ; Zet softbankselectie bit
85F9: 91 3A
         >49
                  STA (INDIRECT), Y ; Schakel om
85FB: 6C 3A 00 >50
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
         >51
85FE: 15
         >52
                  DFB BNKRES15 ; Nummer van deze BANK
                  DFB SFF
85FF: FF
         >53
                            ; Adres Controle Register
         >54
```

```
***********
         >1
             ***********
         >2
         >3
         >4
                  BANK NR
                           16
         >5
            *****************
         >6
         >7
             **********
         >8
             *bank BNKRES16 VERSIE 5.0/850607*
         >9
         >10
            **********
         >11
         >12
         >13
8600: FF FF FF >14
                  8610: FF FF FF >15
                  8620: FF FF FF >16
                  8630: FF FF FF >17
                  HEX FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
8640: FF FF FF >18
                 8650: FF FF FF >19
                  8660: FF FF FF >20
                  8670: FF FF FF >21
                 8680: FF FF FF >22
8690: FF FF FF >23
                 86A0: FF FF FF >24
                 86B0: FF FF FF >25
                 86CO: FF FF FF >26
                  86DO: FF FF FF >27
                  86E0: FF FF FF >28
                  86F0: FF FF FF >29
                  HEX FFFFFFFFF
         >30
            ******************
         >31
         >32
         >33
             *Schakel naar andere BANK
         >34
         >35
            ****************
         >36
         >37
             *Schakel andere bank in door het
         >38
             *gewenste banknummer naar adresgebied
         >39
             *$Cn00-$CnFE te schrijven, banknummer
         >40
             *staat reeds in ACCU
             *In adres INDIRECT staat reeds waar naar
         >41
         >42
             *toe gesprongen wordt bij binnenkomst
         >43
             *andere bank
         >44
         >45
             *Y-register wordt gebruikt
         >46
86F5: A0 00
         >47
             SCHAKEL16LDY #$0
86F7: 09 80
                  ORA #SOFTBANK ; Zet softbankselectie bit
         >48
86F9: 91 3A
                  STA
                      (INDIRECT), Y ; Schakel om
         >49
86FB: 6C 3A 00 >50
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
         >51
86FE: 16
         >52
                 DFB BNKRES16 ; Nummer van deze BANK
86FF: FF
         >53
                  DFB $FF
                           ; Adres Controle Register
         >54
```

```
>1
             ******************
             *****************
         >2
         >3
         >4
             ***
                  BANK NR
                                ***
         >5
             ****************
         >6
             **********
         >7
         >8
         >9
             *bank BNKRES17 VERSIE 5.0/850607*
         >10
             ******************
         >11
         >12
         >13
8700: FF FF FF >14
                  8710: FF FF FF >15
                  HEX
                     8720: FF FF FF >16
                  8730: FF FF FF >17
                  8740: FF FF FF >18
8750: FF FF FF >19
                  8760: FF FF FF >20
                  8770: FF FF FF >21
                  8780: FF FF FF >22
                  8790: FF FF FF >23
                  87A0: FF FF FF >24
                  87BO: FF FF FF >25
                  87C0: FF FF FF >26
                  87DO: FF FF FF >27
                  87E0: FF FF FF >28
                  87F0: FF FF FF >29
                  HEX FFFFFFFFF
         >30
         >31
             *************
         >32
         >33
             *Schakel naar andere BANK
         >34
             **********
         >35
         >36
         >37
             *Schakel andere bank in door het
         >38
             *gewenste banknummer naar adresgebied
             *$Cn00-$CnFE te schrijven, banknummer
         >39
         >40
             *staat reeds in ACCU
             *In adres INDIRECT staat reeds waar naar
         >41
             *toe gesprongen wordt bij binnenkomst
         >42
         >43
             *andere bank
         >44
         >45
             *Y-register wordt gebruikt
         >46
87F5: A0 00
         >47
             SCHAKEL17LDY
87F7: 09 80
                  ORA #SOFTBANK ; Zet softbankselectie bit
         >48
87F9: 91 3A
         >49
                  STA (INDIRECT), Y ; Schakel om
87FB: 6C 3A 00 >50
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
         >51
87FE: 17
         >52
                  DFB BNKRES17
                           ;Nummer van deze BANK
87FF: FF
         >53
                  DFB $FF
                           ; Adres Controle Register
         >54
```

```
>1
             ***************
         >2
             ****************
         >3
             ***
         >4
                  BANK NR
                           18
         >5
         >6
             ************
             *********
         >7
         >8
             *bank BNKRES18 VERSIE 5.0/850607*
         >9
         >10
            *********
         >11
         >12
         >13
8800: FF FF FF >14
                  8810: FF FF FF >15
                  HEX
                     8820: FF FF FF >16
                  8830: FF FF FF >17
                  8840: FF FF FF >18
                 8850: FF FF FF >19
                 8860: FF FF FF >20
                 8870: FF FF FF >21
8880: FF FF FF >22
                 8890: FF FF FF >23
                 88A0: FF FF FF >24
                 88B0: FF FF FF >25
                 88CO: FF FF FF >26
                 88DO: FF FF FF >27
                 88E0: FF FF FF >28
                 88F0: FF FF FF >29
                  HEX FFFFFFFF
         >30
         >31
             ************
         >32
         >33
            *Schakel naar andere BANK
         >34
            *********
         >35
         >36
            *Schakel andere bank in door het
         >37
         >38
            *gewenste banknummer naar adresgebied
         >39
            *$Cn00-$CnFE te schrijven, banknummer
         >40
            *staat reeds in ACCU
            *In adres INDIRECT staat reeds waar naar
         >41
            *toe gesprongen wordt bij binnenkomst
         >42
         >43
            *andere bank
         >44
         >45
            *Y-register wordt gebruikt
         >46
88F5: A0 00
         >47
            SCHAKEL18LDY #$0
88F7: 09 80
         >48
                  ORA #SOFTBANK ; Zet softbankselectie bit
88F9: 91 3A
         >49
                  STA (INDIRECT), Y ; Schakel om
88FB: 6C 3A 00 >50
                  JMP (INDIRECT) ; Spring weg bij binnenkomst
         >51
88FE: 18
         >52
                 DFB BNKRES18 ; Nummer van deze BANK
88FF: FF
        >53
                 DFB SFF
                           ;Adres Controle Register
        >54
```

```
>1
                   **********
                   **********
              >2
              >3
                   ***
              >4
                          BANK NR
                                        19
                                              ***
                   +++
              >5
                   **********
              >6
              >7
                   **********
              >8
                   *bank BNKTERM1 VERSIE 5.0/850607*
              >9
              >10
                   *********
             >11
             >12
             >13
             >14
                   *Vervolg op bank BNKTERM terminal emulatie
                   *vervolg initialisatie
             >15
             >16
             >17
8900: A9 78
                   B TERMI LDA #<DATFMMES ; zet INDIRECL voor boodschap
           >18
8902: 85 3A >19
                           STA INDIRECL
                                        ;gelijk al op indirect laden
8904: A0 00 >20
                           LDY #$0
8906: Bl 3A
                           LDA (INDIRECT), Y ; Vraag dataformat op
             >21
                   FMIMES
8908: FO 09
                           BEO RDDATAFM
             >22
890A: 20 ED FD >23
                           JSR COUT
890D: C8
             >24
                           INY
890E: DO F6
             >25
                           BNE FMIMES
             >26
8910: 20 DD FB >27 RDDATERR JSR BELL
                                        ;foute invoer
8913: 20 35 FD >28 RDDATAFM JSR RDCHAR
                                        ;haal invoer
8916: C9 Bl >29
                     CMP #"1"
                                        ;controleer
8918: 90 F6
             >30
                          BLT RDDATERR
891A: C9 B6
                          CMP #"6"
             >31
891C: 10 F2 >32
                          BPL RDDATERR
891E: 20 ED FD >33
                          JSR COUT
                                        ;echo op scherm
8921: 29 OF >34
                          AND #$OF
                                         ;maak decimaal
8923: A8
             >35
                          TAY
                                         ;bewaar in YREG
8924: 88
            >36
                          DEY
                                         ;maar wel vorm 0 t/m 4
             >37
8925: 68
             >38
                           PLA
                                         ; haal BPS terug(is 8 bits)
8926: CO 02
             >39
                           CPY #$2
                                        ;7 bits data?
8928: BO 02
             >40
                           BCS T ZETBPS
                                         ;nee
892A: 09 20
                           ORA #800100000 ; masker 7 bits data bij BPS in
             >41
892C: 8D 01 C8 >42
                   T ZETBPS STA ACIASTAT ; RESET ACIA door write naar stat
892F: 8D 03 C8 >43
                           STA ACIACONT
                                         ; zet ACIA controlered op BPS+bit
             >44
8932: A9 73
                          LDA #<T COMMAN ; zet INDIRECT goed voor masker
             >45
8934: 85 3A
             >46
                          STA INDIRECL
8936: Bl 3A
                          LDA (INDIRECT), Y; Haal dataformat bits
             >47
8938: 8D 02 C8 >48
                          STA ACIACOMM ; zet in ACIA commando register
             >49
893B: A9 BA
             >50
                          LDA #<FHDUPMES ; zet INDIRECT voor boodschap
893D: 85 3A
                          STA
             >51
                               INDIRECL
893F: AO OO
             >52
                          LDY
                               #$0
8941: Bl 3A >53 DUPMES
                          LDA (INDIRECT), Y ; vraag DUPLEX mode
8943: FO 09
             >54
                          BEO RDDUPLEX
8945: 20 ED FD >55
                          JSR COUT
```

```
TNY
8948: C8
              >56
                            BNE DUPMES
8949: DO F6
              >57
                  · de
              >58
894B: 20 DD FB >59 RDDUPERR JSR BELL
                                         ;foute invoer
894E: 20 35 FD >60 RDDUPLEX JSR RDCHAR
                                         ;haal invoer
                           LDX MSLOT
8951: AE F8 07 >61
                                          ;herstel XREG met $Cn
                           AND #$DF
CMP #"H"
8954: 29 DF >62
                                          ; converteer naar UPCASE
8956: C9 C8 >63
                                          ; controleer op H of F
8958: F0 08 >64
                           BEQ HDUPLEX
                           CMP #"F"
895A: C9 C6 >65
895C: DO ED >66
                           BNE RDDUPERR
                                           ; fout
                           IDY #%10000000 ;8-e bit=1 geen echo=fullduplex
895E: A0 80 >67
8960: D0 02 >68
8962: A0 00 >69
                            BNE DUPECHO
                                        ;altijd genomen
                  HDUPLEX LDY #%00000000 ;8-e bit=0 echo=half duplex
                  DUPECHO JSR COUT
8964: 20 ED FD >70
                                          ;echo ingetypte karakter
8967: 98
              >71
                            TYA
                                           ; haal mode in ACCU
8968: 9D 38 07 >72
                            STA S MODE, X ; bewaar duplex mode
              >73
                  *De rest gaat in een andere bank
              >74
                   *Tref de nodige voorbereidingen voor
              >75
                   *vertrek
896B: A9 00
              >76
                            LDA #B TERM2
                                           ; haal sprongadres
896D: 85 3A
             >77
                            STA INDIRECL
896F: A9 1A
              >78
                           LDA #BNKTERM2 ; Nieuw banknummer
8971: DO 6A
              >79
                           BNE TUSTERMD. ; altijd genomen
              >80
              >81
              >82
                  *Tabel
              >83
             >84
8973: 6B
             >85
                   T COMMAN DFB %01101011 ;7E+geen interrupts
8974: 2B
             >86
                           DFB %00101011 ;70+geen interrupts
8975: OB
             >87
                           DFB %00001011 ;8N+geen interrupts
8976: 6B
             >88
                           DFB %01101011 ;8E+geen interrupts
                           DFB %00101011 ;80+geen interrupts
8977: 2B
             >89
              >90
              >91
                  *Boodschappen
             >92 *
8978: 8D 8D
             >93 DATFMMES DFB CR,CR
897A: C7 C5 C5 >94
                           ASC "GEEF DATAFORMAAT: 1=7-EVEN 2=7-ODD "
             >95
899D: 8D
                           DFB CR
899E: B3 BD B8 >96
                           ASC "3=8-NONE 4=8-EVEN 5=8-ODD ?"
89B9: 00
             >97
                           DFB $0
             >98
           >99 FHDUPMES DFB CR,CR
89BA: 8D 8D
89BC: C7 C5 C5 >100
                           ASC "GEEF DUPLEXMODE: H=HALF F=FULL ?"
89DC: 00
             >101
                           DFB $0
             >102 *
89DD: DO 16
             >103 TUSTERMI BNE SCHAKEL19
             >104 *
              >105 *opvulling tot bankswitch op zijn plaats is
             >106 *
                           89DF: FF FF FF >107
                          HEX FFFFFFFFFF
89EF: FF FF FF >108
             >109 *
             >110 *
```

```
>111 *
              >112 *****************
              >113 *
              >114 *Schakel naar andere BANK
              >115 *
              >116 ****************
              >117 *
              >118 *Schakel andere bank in door het
              >119 *gewenste banknummer naar adresgebied
              >120 *$Cn00-$CnFE te schrijven, banknummer
>121 *staat reeds in ACCU
              >122 *In adres INDIRECT staat reeds waar naar
              >123 *toe gesprongen wordt bij binnenkomst
              >124 *andere bank
              >125 *
              >126 *Y-register wordt gebruikt
              >127 *
             >128 SCHAKEL19LDY #$0
89F5: A0 00
89F7: 09 80 >129
                           ORA #SOFTBANK ; Zet softbankselectie bit
89F9: 91 3A >130
                           STA (INDIRECT), Y ; Schakel om
89FB: 6C 3A 00 >131
                          JMP (INDIRECT) ; Spring weg bij binnenkomst
             >132 *
89FE: 19
             >133
                          DFB BNKTERM1 ; Nummer van deze BANK
89FF: FF
             >134
                           DFB $FF
                                         ; Adres Controle Register
             >135 *
```

```
*********
             >1
                  **********
             >2
             >3
                  ***
                       BANK NR 1A
             >4
                  ***
             >5
                  **********
             >6
                  **********
             >7
             >8
                  *bank BNKTERM2 VERSIE 5.0/850607*
             >9
             >10
                  **********
             >11
             >12
             >13
                  *Vervolg op BNKTERM1 terminal emulatie
             >14
                  *In deze bank wordt de datacommunicatie
             >15
                  *uitgevoerd.
             >16
             >17
             >18
                 *EQU voor deze bank
             >19
                       = SFF
                                       ;DEL karaker
             >20
                  DEL
                              99 99
             >21
                  CURSOR
                         ==
                                        ; Cursor
             >22
8A00: AE F8 07 >23
                  B TERM2 LDX MSLOT
                         LDA #$0
8A03: A9 00
            >24
                                        ;Clear de CIR-S vlag
8A05: 8D 04 CF >25
                          STA CIRSMODE
                          JSR HOME
8A08: 20 58 FC >26
8A0B: A9 8C >27
                          LDA #CIRLL
                                       ; ook 80 kolom schoon
                          JSR COUT
8A0D: 20 ED FD >28
           >29 *Beginpunt van alle toetsenbord akties
8A10: AD 04 CF >30 KARIN LDA CIRSMODE ;IS CIRL S aktief
8Al3: DO 43 >31
                         BNE ACIAINH ; Ja geen input toegestaan
8A15: A9 DF >32
                         LDA #CURSOR
                                       ;Plaats cursor
                         JSR COUT
8A17: 20 ED FD >33
                         LDA #BS
8AlA: A9 88 >34
                                       ;En 1 positie weer terug
                         JSR COUT
LDA KBD
8AlC: 20 ED FD >35
8AlF: AD 00 CO >36
                                       ; is er een toets ingedrukt
                         BPL ACIAINH ; Nee op naar ACIA
8A22: 10 34 >37
                         STA KBDSTRB
8A24: 8D 10 CO >38
                                       ;Ja, reset strobe
                         CMP #ESC
                                       ; Is het ESC
8A27: C9 9B
          >39
                         BNE ECHOIN
                                       ;Nee ga evt echoen
8A29: DO 40
            >40
             >41 *Er is een ESC ingedrukt dit is de voorloper
            >42 *voor een commando letter
8A2B: AD 00 CO >43 COMKAR LDA KBD
                                       ;Volgende toets
                                       ;Wachten tot het er is
8A2E: 10 FB >44
                         BPL COMKAR
8A30: 8D 10 CO >45
                         STA KBDSTRB
                                       reset toetsenbord;
                         CMP #"E"
8A33: C9 C5
                                       :Einde?
           >46
                         BNE ISCOMD
            >47
8A35: DO 15
                                       ;Nee
                *Einde bereikt dus weer terug naar bank BNKTERM eerst ACI
            >48
8A37: AD 02 CF >49
                         LDA RETBANK ; Pak terugkeerbank
                         PHA
8A3A: 48 >50
                         LDA RETADR
                                      ;haal terugkeer adres
8A3B: AD 00 CF >51
                                       ;bewaar even
8A3E: 48 >52
                         PHA
                         LDA SAVCREG
                                       ; haal oude waarde CREG
8A3F: AD 03 CF >53
                         LDY #CREGL
8A42: A0 FF >54
                         STA (INDIRECT), Y ; en plaats die weer
8A44: 91 3A
            >55
```

8A46:			>56		PLA		
8A47:		3A	>57		STA	INDIRECL	;pas terugkeer adres aan
8A49:		E7\	>58 >59		PLA BCS	TUSTERM2	en terugkeer bank; Spring in tweekeer naar schakel
8A4C:			>60	ISCOMD	CMP	#"D"	;Duplexmode wisselen
8A4E:			>61	IDOM	BNE	ISCOML	;Nee
02222	20 (		>62	*Wissel			
8A50:	BD 3	38 07				S MODE, X	
8A53:	49 8	80	>64		EOR	#%10000000	;wissel waarde
8A55:	9D 3	38 07				S_MODE, X	;Pas duplexmode aan
8A58:			>66	ACIAINH	CLC		
8A59:	90 4	4D	>67		BCC	ACTAIN	;altijd
0350.	TO T	D2	>68	*	DEVO	WADTM	· Chaggon immaio
8A5B:	1 01	53	>69 >70	KARINH	BEQ	KARIN	;Tussen jumpje
8A5D:	C9 (	70	>71	ISCOML	CMP	#00 L00	;Auto linefeed mode wisselen
8A5F:			>72	IDOMIL	BNE	ECHOIN	;nee
8A61:						S MODE, X	;Haal de mode
8A64:			>74				;flip auto LF bit
8A66:	9D 3	38 07	>75			S_MODE,X	;bewaar
8A69:	BO 3	3D	>76			ACIAIN	;altijd
			>77			er als half	
8A6B:			>78	ECHOIN	PHA		;Bewaar karakter
8A6C:						ALMOST	;Pak duplex mode
8A6F:	30 ]	IB	>80	199.L 1. 1		ACIAOUT	;Full duplex
0377.	00 0	0.0	>81	*Het is i			cursor bij BS,CR en LF aan
8A71:			>82 >83		CMP	#BS HDAANPAS	;Is het een BS ;Ja
8A75:			>84		CMP		;Is het een <cr></cr>
8A77:			>85			HDAANPAS	;Ja
8A79:			>86		CMP		;Is het een <lf></lf>
8A7B:			>87		BNE	HDECHO	;Nee
8A7D:	48		>88	HDAANPAS	PHA		;Bewaar karakter
8A7E:	A9 7	AO	>89		LDA	#SPATIE	
8A80:						COUT	verwijder cursor
8A83:			>91		LDA	#BS	;en 1 positie terug
8A85:		ED FD			JSR	COUT	71
8A88:	68		>93	*	PLA		;karakter terug
8A89:	20 1	רים רים	>94		TCD	COUT	;echo half duplex
OAOJ.	20 1	מיז טבו	>96	*	DOIL	0001	, early main auptex
8A8C:	AD (	01 C8		ACIAOUT	LDA	ACIASTAT	;Haal status
8A8F:			>98		AND		;Is transmitregister empty
8A91:	FO I	F9	>99		BEQ	ACIAOUT	;Nee wacht
8A93:	68		>100		PLA		;Haal karakter terug
8A94:						ACIADATA	;Laat het wegschrijven
8A97:			>102		CMP		; controle op auto LF
8A99:			>103		BNE	ACIAIN	1 9
8A9B:		38 07				S_MODE,X	;haal mode
8A9E:		317	>105		ASL	A OTATA	;7-e bit is auto LF mode
8A9F:			>106			ACIAIN	Geen auto IF
8AA1:		DA.	>107 >108		LDA PHA	#LF	;auto LF verzend LF
8AA4:		26	>109			ACIAOUT	;altijd
Onny.	DO 1	20	>110	*	darli Viled	a 20011 200 4	1 com com J or

	>111 TUS:	TERM2 BCS	SCHAKELLA	;tussen jumpje
		: volgend	e deel is de	input van de ACIA
8AA8: AD 01 C8		AIN LDA AND BEQ		;Haal ACIA status ;Is receive register full ;Nee ga op toetsenbord kijken
8AAF: AD 00 C8 8AB2: 09 80			ACTADATA	;Pak karakter ;Zet 8-e bit op
8AB4: C9 A0	>120	CMP	#SPATIE	; Eerste niet control karakter
	>121		CTRLKAR	;Het is controlkarakter
	>122	CMP		;Is het een DEL
8ABA: DO 32	>123	BNE		;Nee druk maar af
8ABC: A9 88	>124	LDA	#BS	;Ja maak er BS van
	>125 *		1170	- 4DG- 2
8ABE: C9 88		LKAR CMP		; <bs>?</bs>
8ACO: FO 08	>127	BEQ		;Ja
8AC2: C9 8D	>128	CMP		; <cr>?</cr>
8AC4: F0 04	>129	BEQ		;Ja
8AC6: C9 8A	>130	CMP		; <lf>?</lf>
8AC8: DO OE	>131	BNE		; Nee
8ACA: 48		ANPAS PHA		;Bewaar karakter
8ACB: A9 A0	>133	LDA		Tore visidore entrese
8ACD: 20 ED FD		JSR		;Verwijder cursor
8ADO: A9 88	>135	LDA JSR		en 1 positie terug
8AD2: 20 ED FD		PLA		;Karakter terug
8AD5: 68 8AD6: D0 16	>137 >138	BNE		;altijd
	>139 *	DEATS	DUTTERST	/arcija
	>140 *			
8AD8: C9 93		IRLS CMP	#CIRLS	;Is het ctrl-S
	>142	BNE		;Nee
	>143	LDA		;Zet CTRL-S mode=stop uitvoer
8ADE: 8D 04 CF		STA		,
	>145	BNE		;Ga volgend ACIA-kar halen
		IRLQ CMP	#CTRLQ	;Is het ctrl-Q
	>147	BNE	BEELDAF	;Nee
8AE7: A9 00	>148	LDA	#\$0	;Ja clear CIR-S mode
8AE9: 8D 04 CF	>149	STA	CTRSMODE	
8AEC: FO BA	>150	BEQ	ACIAIN	;Ga op ACIA kijken
	>151 *			
8AEE: 20 ED FD	>152 BEE		COUT	;Beeld karakter op scherm af
8AF1: 18	>153	CLC		NATIONAL SOCIETATION OF THE STATE OF THE STA
	>154	BCC	ACIAIN	;kijk naar ACIA
	>155 *		121 21 122 12	
	-	vulling o	m bankswitch	op juiste plaats te zetten
	>157 *			
8AF4: FF	>158	HEX	FF	
	>159 *			
	>160 *	والمراجعات والموالم والموالم والموالم	*****	
	7101		**********	*
	>162 *	oolrol was	r andere BAN	
		lakel Nad	T GIMETE DAIN	*
	>164 * >165 ***	*****	*******	
	>T00			Orontoper 2000-0707-0707/

>166 >167 >168 >169 >170 >171 >172 >173 >174 >175 >176  8AF5: A0 00 >177  8AF7: 09 80 >178  8AF9: 91 3A >179  8AFB: 6C 3A 00 >180	*In adres INDIRECT staat reeds waar naar  *toe gesprongen wordt bij binnenkomst  *andere bank  *  *Y-register wordt gebruikt  *  SCHAKELIALDY #\$0  ORA #SOFTBANK ;Zet softbankselectie bit  STA (INDIRECT),Y ;Schakel om  JMP (INDIRECT) ;Spring weg bij binnenkomst
>181 8AFE: 1A >182 8AFF: FF >183 >184	* DFB BNKTERM2 ;Nummer van deze BANK DFB \$FF ;Adres Controle Register *

```
>1
                   **********
                   **********
             >2
             >3
                   ***
                          BANK NR
                                        1 B
             >4
                   +++
                                              ***
             >5
                   **********
             >6
                   *********
             >7
             >8
             >9
                   * bank BNKALG1 VERSIE 5.0/850607*
             >10
                   **********
             >11
             >12
             >13
             >14
                   *vervolg van de bank BNKALG
                   *In deze bank wordt een speciale bank geactiveerd
             >15
                   *In deze bank wordt ook een EPROM geactiveerd
             >16
             >17
             >18
8B00: A9 C4
             >19
                  B ALG1
                           LDA #<BANKMES ; zet INDIRECT op voor boodschap
8B02: 85 3A
             >20
                           STA INDIRECL
             >21
                   *vraag op welke bank geactiveerd moet worden
8B04: A0 00
             >22
                           LDY #$0
8B06: Bl 3A
             >23
                  ASKBANKI LDA
                               (INDIRECT), Y ; verzend boodschap
                           BEQ RESINDL
8B08: F0 06
             >24
8BOA: 20 ED FD >25
                           JSR COUT
                           INY
8B0D: C8
            >26
8B0E: D0 F6
             >27
                           BNE ASKBANKI
                   *Zet in INDIRECT een sprong naar een bekende RTS
             >28
8B10: A9 8E
            >29 RESINDL LDA #<CROUT
                                         ; bereid uitspringen via CROUT
8B12: 85 3A
             >30
                           STA INDIRECL
                                         ; voor, via de monitor
8B14: A9 FD
                           LDA #>CROUT
             >31
                           STA INDIRECH
8B16: 85 3B
             >32
                           BNE RDBANKNR ;altijd
8B18: DO 03
             >33
             >34
8BLA: 20 DD FB >35 RDBANKER JSR BELL
8BlD: 20 35 FD >36 RDBANKNR JSR RDCHAR
                                         ;haal invoer
8B20: C9 8D
                          CMP #CR
            >37
                           BEQ ERUITCR
8B22: FO 1A
             >38
8B24: C9 Bl
            >39
                           CMP
                               #00]00
                                         ; controleer 1 t/m 9
8B26: 90 F2
            >40
                          BLT RDBANKER ; fout
                          CMP #"9"+1
8B28: C9 BA
           >41
8B2A: 30 OB
           >42
                          BMI ECHOBANK ; banknr 1...9
                         CMP #"A"
8B2C: C9 C1
           >43
                                         ; controleer A t/m F
8B2E: 90 EA
                          BLT RDBANKER
                                         ; fout
            >44
8B30: C9 C7
                          CMP #"F"+1
             >45
                          BPL RDBANKER
8B32: 10 E6
             >46
                          CLC
                                         ; maak van ASCII hexadecimaal
             >47
8B34: 18
8B35: 69 09 >48
                           ADC #$09
8B37: 20 ED FD >49 ECHOBANK JSR COUT
                                         ;echo goede invoer
                          AND #$OF
8B3A: 29 OF
            >50
                                         ;maak er een getal van
                          BPL ERUIT
                                         ;gereed
8B3C: 10 02
             >51
             >52
                  rk
                                         ;terug naar bank 0
                 ERUITCR LDA #$0
8B3E: A9 00
             >53
                  ERUIT
                          BPL TUSALG1
                                         ;CREG is niet gesaved
             >54
8B40: 10 72
             >55
```

				>56	******	****	*****	*****
				>57	*			
				>58 >59			rvolg van g ervolg bank	ebruikersEPROM
8B42:	70	00		>60	B EPROM			;reset INDIRECT
8B44:				>61	D_EFROM		INDIRECL	, resec indirect
8B46:							EPROMNR	;Maak getal uit evt ASCII
							#\$OF	imaak getai uit evt ASCII
8B49:				>63				
							EPROMNR	amonds matel suit and agort
8B4E:							ENTRYNR	;maak getal uit evt ASCII
8B51:				>66			#\$OF	
8B53:	80	61	UO		*	STA	ENTRYNR	
ODEC.	70	יבויכו		>68	~	TDV	#CDECT	shool CDEC on
8B56:				>69		LDY	#CREGL	;haal CREG op
8B58:				>70		LDA	(INDIRECT)	
8B5A:			OTT	>71		PHA	OT DDOM	; bewaar even
8B5B:						STA	CLRROM	;schakel extensie ROM uit
8B5E:				>73		LDA	#RAMACTIV	77
8B60:				>74		STA	(INDIRECT)	Y ;zet kaart en RAM aan
8B62:			~	>75		PLA	arrowna.	1
8B63:						STA		;bewaar in RAM
8B66:				>77		AND	#\$F8	; maak EPROMnr schoon
8B68:			05			ORA		;EPROMnr erin
8B6B:				>79				;RAM en kaart aan
8B6D:				>80				Y ;activeer juiste EPROM
8B6F:			05			LDA	EPROMNR	
8B72:	FO	2A		>82	770	BEQ	EPROMRTS	EPROMnr nul dus eruit
				>83	*bepaal		entrypunt	
8B74:						LDY	#BANKNR	;Haal huidig banknummer vast
8B76:				>85		LDA	(INDIRECT)	
8B78:				>86		TAX		;bewaar
8B79:							ENTRYNR	vergelijk gevraagd entrypunt
8B7C:			C8			CMP	ENTRYANT	;met max aantal EP's
8B7F:				>89		BCS	ENTERR	;foute boel
8B81:				>90		ASL		;entrypunt maal 2
8B82:				>91		TAY		
8B83:			C8			LDA	ENTRYTAB-2	Y ;pak laag adres entrypunt
8B86:		ЗА		>93		STA	INDIRECL	;in INDIRECT
8B88:		_ =		>94		INY		
8B89:			C8			LDA		Y ;pak hoog adres entrypunt
8B8C:				>96		STA		;ook in in DIRECT
8B8E:		8B		>97		LDA	#>EPROMRTS-	-1 ;terugkeer adres hoog
8B90:				>98		PHA		; op stack
8B91:		9D		>99		LDA	# <epromrts-< td=""><td>-1 ;terugkeer adres laag</td></epromrts-<>	-1 ;terugkeer adres laag
8B93:				>100		PHA		;ook op stack, terugkeer via RIS
8B94:				>101		TXA	T	;banknummer terugkomst
8B95:	D0	1D		>102		BNE	TUSALG1	;altijd (banknummer <> nul)
				- 200	*			
8B97:				>104	ENTERR	LDX	# <errris< td=""><td>;foute terugkeer</td></errris<>	;foute terugkeer
8B99:	DO	05		>105		BNE	EPROMRT1	
					*			
8B9B:			FB		ERRRIS	JSR	BELL	;fout
8B9E:					EPROMRTS			;Pak terugkeer adres in bank0
8BA0:					EPROMRT1		#\$0	;zet INDIRECT juist
8BA2:	85	3A		>110		STA	INDIRECL	

```
LDA SLOTADR
8BA4: AD 01 CF >111
8BA7: 85 3B >112
8BA9: A0 FF >113
8BAB: AD 03 CF >114
                         STA INDIRECH
                        PLA
                                      ; haal banknummer terug
8BBD: 68 >122
            >123
                         BPL SCHAKELIB ; schakel naar terugkeer bank
8BBE: 10 2C
            >124 *
8BC0: FF FF FF >125
                         HEX FFFFFFF
             >126 *
             >127 *boodschappen
             >128 *
             >129 *
8BC4: 8D 8D
           >130 BANKMES DFB CR, CR
8BC6: C7 C5 C5 >131 ASC "GEEF NUMMER IN TE SCHAKELEN BANK 1-F?"
8BEB: 00
            >132
                         DFB $0
             >133 *
             >134 *.....DIT IS HEEL ERG GOOR.....
             >135 *DEZE ENE MAAL WORDT VIA INDGOOR GESCHAKELD
             >136 *EN NIET VIA INDIRECT
             >137 *oorzaak op INDIRECT staat een wild adres van
             >138 *een EPROM of een bank in, en hoeft
             >139 *absoluut NIET naar $CnXX te wijzen.
             >140 *
8BEC: AE F8 07 >141 SCHAKELLBLDX MSLOT ;hoog slotadres
8BEF: 86 09 >142 STX INDGOORH
                                      ;zet weg
8BF1: A2 00
                         LDX #$0 ;laag slotadres
            >143
                        STX INDGOORL
8BF3: 86 08
            >144
             >145 *
             >146 *
             >147 *****************
             >148 *
             >149 *Schakel naar andere BANK
             >150 *
             >151 ****************
             >152 *
             >153 *Schakel andere bank in door het
             >154 *gewenste banknummer naar adresgebied
             >155 *$Cn00-$CnFE te schrijven, banknummer
             >156 *staat reeds in ACCU
             >157 *In adres INDIRECT staat reeds waar naar
             >158 *toe gesprongen wordt bij binnenkomst
             >159 *andere bank
             >160 *
             >161 *Y-register wordt gebruikt
             >162 *
8BF5: A0 00 >163
                         LDY #$0
8BF7: 09 80 >164
                         ORA #SOFTBANK ; Zet softbankselectie bit
                        STA (INDGOOR), Y ; Schakel om
8BF9: 91 08 >165
```

8BFB:	6C 3A 00	>166		JMP	(INDIRECT)	;Spring weg bij binnenkomst
		>167	*			
8BFE:	1B	>168		DFB	BNKALG1	;Nummer van deze BANK
8BFF:	FF	>169		DFB	\$FF	;Adres Controle Register
		>170	*			

```
**********
              >1
                   **********
             >2
             >3
                         BANK NR 1C
                                              ***
             >4
             >5
                   ***********
             >6
                   **********
             >7
             >8
                   * bank BNKSER1 VERSIE 5.0/850607*
             >9
             >10
                   **********
             >11
             >12
              >13
                   *Vervolg van de seriele printer driver bank BNKSER
             >14
             >15
                   de
              >16
8C00: BD 38 07 >17
                   B SERL
                           LDA S MODE, X
                                           ; haal MODE op
                           AND #%11100000 ; zet BO=spatie, B1=LF EN B2=CR
8C03: 29 E0
             >18
                           STA S MODE, X ; B3=FF generatie af
8C05: 9D 38 07 >19
                           TAY
                                          ;bewaar voor later
8C08: A8
            >20
                           BMI NAARACIA ; video staat aan GEEN controle
8C09: 30 49
            >21
                           PLA
                                          ;haal karakter even terug
8COB: 68
            >22
                          PHA
                                          terug op stack weer
8C0C: 48
            >23
8COD: C9 8C >24
                          CMP #FF
                                          ; is het een Formfeed
                        HNE S KOLCON ; nee
TYA ; haal MODE
AND #%00100000 ; moet FF gegenereerd worden
BEQ S KOLCON ; nee
TYA ; pas MODE aan
           >25
8COF: DO OF
8Cll: 98
            >26
           >27
8C12: 29 20
8C14: FO OA
            >28
8C16: 98 >29
                          ORA #%00001010 ; zet FF en LF generatie bit
8C17: 09 0A
           >30
                          STA S MODE, X ; bewaar
8Cl9: 9D 38 07 >31
                          PLA
                                          verwijder karakter van stack
8ClC: 68
            >32
                           IDA #LF
                                          vervang FF door LF
8ClD: A9 8A
             >33
            >34
                           PHA
                                          ; karakter weer op stack
8ClF: 48
                   S KOLCON LDA S REGLEN, X ; haal gebruikers regelbreedte
8C20: BD 38 06 >35
                          CMP #$FF ;regelbreedte controle gewenst
BEQ NAARACIA ;nee, karakter printen
8C23: C9 FF >36
8C25: F0 2D
            >37
                          CMP S COL, X
8C27: DD 38 05 >38
                                         ; is regel vol
                          BNE S TABCON ; nee
8C2A: DO OE >39
                          LDA S MODE, X ; haal MODE
8C2C: BD 38 07 >40
                           ORA #%00000100 ; zet CR-generatie bit aan
8C2F: 09 04
           >41
                           STA S MODE, X
8C31: 9D 38 07 >42
                                          genereer CR, regel is vol
                           IDA #CR
8C34: A9 8D
           >43
                           BNE S KARPHA ;altijd
8C36: DO 18
              >44
              >45
                                         ;tussenjumpje
             >46
                   BEGSERL BNE B SERL
8C38: D0 C6
              >47
                   S TABCON LDA S COL, X
8C3A: BD 38 05 >48
                            CMP S IMARGE, X ; linker marge generatie
8C3D: DD B8 03 >49
                            BCC S DOESPA ; ja
8C40: 90 04
             >50
                            CMP CH
                                           ; BASIC TAB of ,
8C42: C5 24
              >51
                           BCS S KARINC
                                          ;nee
8C44: BO OB
             >52
              >53
                   S DOESPA LDA S MODE, X ; haal MODE
8C46: BD 38 07 >54
                           ORA #%00000001 ; zet spatiegeneratie bit aan
8C49: 09 01
           >55
```

8C4B: 8C4E: 8C50:	A9		07	>56 >57 >58	s karpha	STA LDA PHA	S_MODE,X #SPATIE	;bewaar ;spatie ;karakter op stack
8C51:		38	05		S_KARINC *		s_col,x	;verhoog kolomteller, gebeurt ;overbodig voor CR, LF generatie
8C54: 8C57: 8C59:	29	80	C8	>62 >63 >64	NAARACIA	LDA AND BEQ	ACIASTAT #RDRF S_ACIAOUT	;haal status ;is er een karakter binnen gekom ;nee
8C5B: 8C5E: 8C60: 8C62:	09 C9	80 93	C8	>67 >68 >69	sk	LDA ORA CMP BNE	ACIADATA #\$80 #CTRLS S_ACIAOUT	;pak binnegekomen data ;8-e bit op ;control-S? ;nee, doorgaan
8C64: 8C67: 8C69: 8C6B: 8C6E: 8C70:	29 F0 AD 09 C9	08 F9 00 80 91		>72 >73	* WACHIQ	LDA AND BEQ LDA ORA CMP BNE	ACIASTAT #RDRF WACHTQ ACIADATA #\$80 #CTRLQ WACHTQ	;er was ctrl-S dus wachten op ct ;pak binnengekomen data ;zet 8-e bit aan ;control-Q? ;nee
E 1	12012201			>78	*	2000-0000		
8C74: 8C77: 8C79: 8C7B:	29 F0 68	10 D9		>80 >81 >82	S_ACIAOU	AND BEQ PLA	ACIASTAT #TDRE NAARACIA	;statusregister ;mag er uitgevoerd worden ;nee, wachten ;pak karakter van stack
8C7C:	90	00	Co	>83 >84	*	STA	ACTADATA	;plaats in ACIA
				100				
				>85	*			
8C7F:				>85 >86		CMP	#CR	;was het een CR
8C81:	FO	15	7	>85 >86 >87		BEQ	S_WASCR	;ja
8C81: 8C83:	F0 C9	15 8A		>85 >86 >87 >88		BEQ CMP	S_WASCR #LF	;ja ;was het LF
8C81: 8C83: 8C85:	F0 C9 F0	15 8A 23	07	>85 >86 >87 >88 >89	n	BEQ CMP BEQ	S_WASCR #LF S_WASLF	;ja ;was het LF ;ja
8C81: 8C83: 8C85: 8C87:	F0 C9 F0	15 8A 23 38	07	>85 >86 >87 >88		BEQ CMP BEQ LDA	S_WASCR #LF S_WASLF S_MODE,X	;ja ;was het LF ;ja ;haal MODE
8C81: 8C83: 8C85: 8C87:	F0 C9 F0 BD 29	15 8A 23 38 05	07	>85 >86 >87 >88 >89 >90	n	BEQ CMP BEQ	S_WASCR #LF S_WASLF S_MODE,X	;ja ;was het LF ;ja
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C:	F0 C9 F0 BD 29 D0	15 8A 23 38 05 AA		>85 >86 >87 >88 >89 >90 >91 >92 >93	* S_EXIT	BEQ CMP BEQ LDA AND BNE nu ter	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban	;ja ;was het LF ;ja ;haal MODE ;moet er nog wat gebeuren ;verzonden karakter was hulpkara k ENKSER
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C:	F0 C9 F0 BD 29 D0	15 8A 23 38 05 AA	CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94	* S_EXIT	BEQ CMP BEQ LDA AND ENE nu ten	S_WASCR #IF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR	;ja ;was het LF ;ja ;haal MODE ;moet er nog wat gebeuren ;verzonden karakter was hulpkara
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C: 8C8E: 8C91:	F0 C9 F0 BD 29 D0 AD 85	15 8A 23 38 05 AA 00 3A	CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95	* S_EXIT *spring r	BEQ CMP BEQ LDA AND ENE u ter LDA STA	S_WASCR #IF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL	;ja ;was het LF ;ja ;haal MODE ;moet er nog wat gebeuren ;verzonden karakter was hulpkara k BNKSER ;plaats indirect sprong adres
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C: 8C91: 8C93:	FO C9 FO BD 29 DO AD 85 AD	15 8A 23 38 05 AA 00 3A 02	CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96	* S_EXIT *spring r	BEQ CMP BEQ LDA AND BNE TU ter LDA STA LDA	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK	; ja ; was het LF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik ENKSER ; plaats indirect sprong adres ; terugkeer banknummer
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C: 8C8E: 8C91:	FO C9 FO BD 29 DO AD 85 AD	15 8A 23 38 05 AA 00 3A 02	CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97	* S_EXIT *spring r	BEQ CMP BEQ LDA AND BNE TU ter LDA STA LDA	S_WASCR #IF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL	; ja ; was het LF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik ENKSER ; plaats indirect sprong adres ; terugkeer banknummer
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C: 8C91: 8C93:	FO C9 FO BD 29 DO AD 85 AD	15 8A 23 38 05 AA 00 3A 02	CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96	* S_EXIT *spring r	BEQ CMP BEQ LDA AND BNE TU ter LDA STA LDA	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK	; ja ; was het LF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik ENKSER ; plaats indirect sprong adres ; terugkeer banknummer
8C81: 8C83: 8C85: 8C8A: 8C8C: 8C8E: 8C91: 8C93: 8C96:	F0 C9 F0 BD 29 D0 AD 85 AD D0	15 8A 23 38 05 AA 00 3A 02 5D	CF CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100	* S_EXIT *spring r *	BEQ CMP BEQ LDA AND BNE LDA STA LDA BNE	S_WASCR #IF S_WASLF S_MODE,X #%00000101 BEGSER1 cug naar ban RETADR INDIRECL RETBANK SCHAKELIC	; ja ; was het LF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik BNKSER ; plaats indirect sprong adres ; terugkeer banknummer ; altijd ; CR, LF erachter nodig
8C81: 8C83: 8C85: 8C8A: 8C8C: 8C8E: 8C91: 8C93: 8C96:	F0 C9 F0 BD 29 D0 AD 85 AD D0 BD 0A	15 8A 23 38 05 AA 00 3A 02 5D	CF CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100 >101	* S_EXIT *spring r *	BEQ CMP BEQ LDA AND BNE LDA STA LDA BNE	S_WASCR #IF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK SCHAKELIC S_MODE,X	;ja ;was het LF ;ja ;haal MODE ;moet er nog wat gebeuren ;verzonden karakter was hulpkara k ENKSER ;plaats indirect sprong adres ;terugkeer banknummer ;altijd  ;CR, LF erachter nodig ;dan B6=1
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C: 8C91: 8C93: 8C96: 8C98: 8C98: 8C9B: 8C9C:	F0 C9 F0 BD 29 D0 AD 85 AD D0 BD 0A 10	15 8A 23 38 05 AA 00 3A 02 5D	CF CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100 >101 >102	* s_EXIT *spring r  * s_WASCR	BEQ CMP BEQ LDA AND ENE LDA STA LDA BNE	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK SCHAKELIC S_MODE,X S_WASLF	; ja ; was het IF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik ENKSER ; plaats indirect sprong adres ; terugkeer banknummer ; altijd ; CR, IF erachter nodig ; dan B6=1 ; nee, doe alsof IF
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8E: 8C91: 8C93: 8C96: 8C98: 8C98: 8C9E:	F0 C9 F0 BD 29 D0 AD 85 AD D0 BD 10 BD BD	15 8A 23 38 05 AA 00 3A 02 5D 38	CF CF	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100 >101 >102 >103	* s_EXIT *spring r  * s_WASCR	BEQ CMP BEQ LDA AND ENE LDA STA LDA BNE LDA ASL BPL LDA	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK SCHAKELIC S_MODE,X S_WASLF S_MODE,X	; ja ; was het IF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik BNKSER ; plaats indirect sprong adres ; terugkeer banknummer ; altijd ; CR, IF erachter nodig ; dan B6=1 ; nee, doe alsof IF ; pas MODE aan voor IF generatie
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C: 8C91: 8C93: 8C96: 8C98: 8C98: 8C9B: 8C9C:	F0 C9 F0 BD 29 D0 AD 85 AD D0 BD 0A 10 BD 09	15 8A 23 38 05 AA 00 3A 02 5D 38 0C 38 02	CF CF 07	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100 >101 >102 >103 >104	* s_EXIT *spring r  * s_WASCR	BEQ CMP BEQ LDA AND ENE LDA STA LDA BNE LDA ASL BPL LDA ORA	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK SCHAKELIC S_MODE,X S_WASLF S_MODE,X #%00000010	; ja ; was het IF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik ENKSER ; plaats indirect sprong adres ; terugkeer banknummer ; altijd ; CR, IF erachter nodig ; dan B6=1 ; nee, doe alsof IF
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8E: 8C91: 8C93: 8C96: 8C98: 8C9B: 8C9E: 8C9E: 8CA1:	F0 C9 F0 BD 29 D0 AD 85 AD D0 BD 0A 10 BD 09 9D	15 8A 23 38 05 AA 00 3A 02 5D 38 02 38	CF CF 07	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100 >101 >102 >103 >104	* s_EXIT *spring r  * s_WASCR	EFQ CMP BEQ LDA AND ENE LDA STA LDA BNE LDA ASL BPL LDA ORA STA LDA	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK SCHAKELIC S_MODE,X S_WASLF S_MODE,X #%00000010 S_MODE,X #LF	; ja ; was het IF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik ENKSER ; plaats indirect sprong adres ; terugkeer banknummer ; altijd  ; CR, IF erachter nodig ; dan B6=1 ; nee, doe alsof IF ; pas MODE aan voor IF generatie ; zet IF bit ; zet terug ; laad IF
8C81: 8C83: 8C87: 8C8A: 8C8C: 8C91: 8C93: 8C96: 8C98: 8C98: 8C9E: 8C41: 8CA3:	F0 C9 F0 BD 29 D0 AD 85 AD D0 BD 0A 10 BD 99 90 A9	15 8A 23 38 05 AA 00 3A 02 5D 38 02 38 02 38 8A	CF CF 07	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100 >101 >102 >103 >104 >105 >106 >107	* s_EXIT *spring r  * s_WASCR s_GENLF	BEQ CMP BEQ LDA AND ENE TU ter LDA STA LDA ENE LDA ASL BPL LDA ORA STA	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK SCHAKELIC S_MODE,X S_WASLF S_MODE,X #%00000010 S_MODE,X #LF	; ja ; was het IF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik ENKSER ; plaats indirect sprong adres ; terugkeer banknummer ; altijd ; CR, LF erachter nodig ; dan B6=1 ; nee, doe alsof LF ; pas MODE aan voor LF generatie ; zet LF bit ; zet terug
8C81: 8C83: 8C85: 8C87: 8C8A: 8C8C: 8C91: 8C96: 8C96: 8C98: 8C98: 8C9E: 8C41: 8CA3: 8CA6: 8CA8:	F0 C9 F0 BD 29 D0 AD 85 AD D0 BD 0A 10 BD 09 9D D0	15 8A 23 38 05 AA 00 3A 02 5D 38 0C 38 02 38 8A A6	CF CF 07 07	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100 >101 >102 >103 >104 >105 >106 >107 >108	* s_EXIT *spring r  * s_WASCR s_GENLF	BEQ CMP BEQ LDA AND ENE LDA STA LDA BNE LDA ASL BPL LDA ORA STA LDA BPL LDA ORA STA LDA	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK SCHAKELIC  S_MODE,X S_WASLF S_MODE,X #%00000010 S_MODE,X #IF S_KARPHA	; ja ; was het IF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara k ENKSER ; plaats indirect sprong adres ; terugkeer banknummer ; altijd  ; CR, IF erachter nodig ; dan B6=1 ; nee, doe alsof IF ; pas MODE aan voor IF generatie ; zet IF bit ; zet terug ; laad IF ; altijd, printem
8C81: 8C83: 8C85: 8C8A: 8C8C: 8C8E: 8C91: 8C93: 8C96: 8C98: 8C9B: 8C9E: 8CA1: 8CA3: 8CA6:	F0 C9 F0 BD 29 D0 AD 85 AD D0 BD 0A 10 BD 09 9D D0 BD	15 8A 23 38 05 AA 00 3A 02 5D 38 02 38 02 38 8A A6	CF CF 07 07	>85 >86 >87 >88 >89 >90 >91 >92 >93 >94 >95 >96 >97 >98 >99 >100 >101 >102 >103 >104 >105 >106 >107 >108	* s_EXIT *spring r  * s_WASCR s_GENLF	BEQ CMP BEQ LDA AND ENE LDA STA LDA BNE LDA ORA STA LDA ORA STA LDA ORA STA LDA	S_WASCR #LF S_WASLF S_MODE,X #%00000101 BEGSER1 rug naar ban RETADR INDIRECL RETBANK SCHAKELIC S_MODE,X S_WASLF S_MODE,X #%00000010 S_MODE,X #LF S_KARPHA S_PAGLEN,X	; ja ; was het IF ; ja ; haal MODE ; moet er nog wat gebeuren ; verzonden karakter was hulpkara ik ENKSER ; plaats indirect sprong adres ; terugkeer banknummer ; altijd  ; CR, IF erachter nodig ; dan B6=1 ; nee, doe alsof IF ; pas MODE aan voor IF generatie ; zet IF bit ; zet terug ; laad IF

```
SEC
8CAF: 38
              >111
                           INC S LINE, X
8CBO: FE B8 04 >112
                                          ; verhoog regelteller
                           SBC S LINE, X
                                          ;blad vol?
8CB3: FD B8 04 >113
                          BMI S BLZVOL
                                          ;ja
8CB6: 30 09 >114
8CB8: BD 38 07 >115
                           LDA S MODE, X
                                          ; haal MODE
8CBB: 29 08 >116
                           AND #%00001000 ; Formfeed generatie
8CBD: F0 11
            >117
                           BEQ S CHNUL
                                          ;nee
8CBF: DO DD >118
                           BNE S GENLF
                                          ;genereer meer LF's
8CCl: 49 F8 >119 S BLZVOL EOR #$0-$8
                                         ;al op volgend blad
                          BNE S GENLF
8CC3: DO D9 >120
                                         ;nee, genereer meer LF's
8CC5: 9D B8 04 >121
                          STA S LINE, X
                                        ;reset regelteller
                          LDA S MODE, X
8CC8: BD 38 07 >122
8CCB: 29 F5 >123
                          AND #%11110101 ; reset FF en LF generatie
8CCD: 9D 38 07 >124
                           STA S MODE, X
             >125 *
8CDO: BD 38 07 >126 S CHNUL LDA S MODE, X
                                          ; haal MODE
8CD3: A8
             >127
                           TAY
                                          ;bewaar even
8CD4: 29 ED
             >128
                           AND #%11101101 ; reset LF mode
                          STA S MODE, X
8CD6: 9D 38 07 >129
8CD9: 98 >130
                           TYA
                                          ; haal terug
                          ASL
8CDA: OA
             >131
                                          ; video echo bit in CARRY
8CDB: 29 04 >132
                           AND #%00000010*2 ;echte LF
8CDD: FO A8 >133
                          BEQ S EXIT
                                         ; ja geen teller resetten
                          IDA #$0
8CDF: A9 00 >134
8CE1: 9D 38 05 >135
                          STA S COL, X ; reset 4-ling kolomteller
8CE4: BO Al
                          BCS S EXIT
             >136
                                         ;als video aan afblijven van CH
8CE6: 85 24
             >137
                           STA CH
              >138
                           BCC S EXIT
8CE8: 90 9D
                                       ;altijd
              >139 *
              >140 *opvullen om bankswitch op zijn plaats te zetten
8CEA: FF FF FF >141
                           >144 *****************
              >145 *
              >146 *Schakel naar andere BANK
                                                *
              >147 *
              >148 *****************
              >149 *
              >150 *Schakel andere bank in door het
             >151 *gewenste banknummer naar adresgebied
             >152 *$Cn00-$CnFE te schrijven, banknummer
             >153 *staat reeds in ACCU
             >154 *In adres INDIRECT staat reeds waar naar
             >155 *toe gesprongen wordt bij binnenkomst
             >156 *andere bank
             >157 *
             >158 *Y-register wordt gebruikt
             >159 *
8CF5: A0 00
             >160 SCHAKELICLDY #$0
                           ORA #SOFTBANK ; Zet softbankselectie bit
8CF7: 09 80
             >161
                                (INDIRECT), Y ; Schakel om
8CF9: 91 3A
             >162
                           STA
                               (INDIRECT) ; Spring weg bij binnenkomst
8CFB: 6C 3A 00 >163
                           JMP
             >164 *
                          DFB BNKSER1
                                          ; Nummer van deze BANK
8CFE: 1C
             >165
                           DFB $FF
                                          ; Adres Controle Register
8CFF: FF
             >166
```

>1

\*\*\*\*\*\*\*\*\*\*

```
***********
              >2
              >3
                           BANK NR
                                                ***
                   ***
                                        1 D
              >4
                                                ***
              >5
                   **********
              >6
                   **********
              >7
              >8
              >9
                   * bank BNKPAR1 VERSIE 5.0/850607*
              >10
                   ************
              >11
              >12
              >13
                   *Vervolg van de paralle printer driver bank BNKPAR
              >14
              >15
              >16
                   B PARL
                            LDA P MODE, X
8D00: BD 38 07 >17
                                           ; haal MODE op
                            AND #%11100000 ; zet B0=spatie, B1=LF EN B2=CR
8D03: 29 E0
              >18
                            STA P MODE, X ; B3=FF generatie af
8D05: 9D 38 07 >19
                            TAY
                                           ;bewaar voor later
8D08: A8
              >20
                           BMI NAARVIA
8D09: 30 49
                                           ; video staat aan GEEN controle
              >21
                           PLA
                                           ;haal karakter even terug
8DOB: 68
             >22
8D0C: 48
             >23
                           PHA
                                           ; en weer terug op stack
8D0D: C9 8C >24
                           CMP #FF
                                           ; is het een Formfeed
                           BNE P KOLCON
8DOF: DO OF
           >25
                                           ;nee
8D11: 98
             >26
                          TYA
                                           ; haal MODE
                          AND #%00100000 ; moet FF gegenereerd worden
8D12: 29 20
             >27
8D14: FO OA
              >28
                           BEQ P KOLCON
                                           ;nee
                          TYA
8D16: 98
              >29
                                           ;pas MODE aan
                           ORA #%00001010 ; zet FF en LF generatie bit
8D17: 09 0A
             >30
8D19: 9D 38 07 >31
                           STA P MODE, X ; bewaar
                                           ;verwijder oud karakter van stac
                           PLA
8D1C: 68
             >32
                           IDA #LF
8DlD: A9 8A
             >33
                                           ; vervang FF door LF
             >34
                           PHA
                                           ; karakter weer op stack
8D1F: 48
8D20: BD 38 06 >35 P KOLCON LDA P REGLEN, X ; haal gebruikers regelbreedte
                           CMP #$FF ; regelbreedte controle gewenst
8D23: C9 FF
             >36
                            BEQ NAARVIA
8D25: F0 2D
                                           ;nee, karakter printen
              >37
8D27: DD 38 05 >38
                            CMP P_COL, X
                                           ; is regel vol
                           BNE P TABCON ; nee
8D2A: DO OE
           >39
                           LDA P MODE, X
                                           ;haal MODE
8D2C: BD 38 07 >40
8D2F: 09 04
                           ORA #%00000100 ; zet CR-generatie bit aan
            >41
                           STA P MODE, X
8D31: 9D 38 07 >42
                           LDA #CR
                                           ; genereer CR, regel is vol
8D34: A9 8D
              >43
8D36: D0 18
                            BNE P KARPHA
                                           ;altijd
              >44
              >45
                   BEGPARL BNE
                                         ;tussen jumpje
8D38: D0 C6
              >46
                                B PARL
              >47
8D3A: BD 38 05 >48
                   P TABCON LDA P COL, X
                            CMP P IMARGE, X ; linker marge generatie
8D3D: DD B8 03 >49
8D40: 90 04
              >50
                            BCC P DOESPA
                                           ;ja
                            CMP
                                CH
                                           ; BASIC TAB of ,
8D42: C5 24
              >51
                            BCS P KARINC
                                           ;nee
8D44: BO OB
              >52
              >53
                   P DOESPA LDA P MODE, X
                                           ;haal MODE
8D46: BD 38 07 >54
                                #%00000001 ;zet spatiegeneratie bit aan
8D49: 09 01
              >55
```

8D4B: 8D4E: 8D50: 8D51:	A9 48	AO		>57 >58 >59	P_KARPHA P_KARINC		#SPATIE	;bewaar ;spatie ;karakter op stack ;verhoog kolomteller, gebeurt
8D54: 8D57: 8D5A:	AD F0	78 07		>63 >64	* * NAARVIA	LDY LDA BEQ	NO INITF ACKLOOP	;overbodig voor CR, LF generatie ;haal slot maal 16 ;is dit de eerste maal ;nee, kijken of VIA gereed is
8D5C: 8D5E: 8D61: 8D63: 8D66:	8D F0 B9 29	78 07 8D 10		>67 >68 >69	ACKLOOP	AND	#%00010000	;reset de initiele vlag ;altijd, niet kijken meer ;haal interrupt vlag register ;VIA al gereed
8D68:	FO.	19		>70 >71	*karakte	BEQ r kan	ACKLOOP verstuurd v	;nee, wachten worden
8D6A: 8D6B:	48	0.0	~~	>72 >73	P_DOORG	PLA	TITA TODD II	;pak karakter ;bewaar weer
8D6C:				>75	*	STA	VIA_IORB, Y	;zet kar in data registerB ;dit reset tevens de IFR vlag
8D6F: 8D72: 8D74:	49	20		>77		LDA EOR STA		;ga een write strobe geven ;flip CB-bit om ;geef puls
8D77:	49	20		>80		LDA EOR	#%00100000	;haal PCR waarde weer ;flip CB bit weer om
8D7C: 8D7F:		80	CO	>81 >82 >83	*	STA	VIA_PCR,Y	;zet puls weer af ;pak karakter weer terug
				>84	w			
8D80: 8D82: 8D84:	FO	15		>85 >86 >87		CMP BEQ CMP	#CR P_WASCR #LF	;was het een CR ;ja ;was het LF
8D86: 8D88: 8D8B:	BD	38	07	>88 >89 >90	P_EXIT	BEQ LDA AND	P_WASLF P_MODE,X #%00000101	;ja ;haal MODE ;moet er nog wat gebeuren
8D8D:				>91		BNE	BEGPARI.	;verzonden karakter was hulpkara
8D8F:	AD	00	CF	>92 >93	*spring i		rug naar bar RETADR	;plaats indirect sprong adres
	AD	02	CF	>94 >95			RETBANK	;terugkeer banknummer
8D97:	DU	50		>96 >97		BNE	SCHAKELLD	;altijd
8D9C:	0A		07	>100		ASL		;CR, LF erachter nodig ;dan B6=1
8D9D: 8D9F: 8DA2: 8DA4:	BD 09 9D	38 02 38		>103 >104	P_GENLF	LDA ORA STA	P MODE, X #%00000010 P MODE, X	;nee, doe alsof IF ;pas MODE aan voor IF generatie ;zet IF bit ;zet terug
8DA7:				>105 >106		LDA BNE		;laad LF ;altijd, printem
8DAB: 8DAE: 8DBO:	F0		04	>107 >108 >109 >110		LDA BEQ SEC		;paginering gewenst ;nee

```
8DB1: FE B8 04 >111
                            INC P LINE, X
                                               ;verhoog regelteller
8DB4: FD B8 04 >112
                              SBC P LINE, X
                                               ;blad vol?
8DB7: 30 09 >113
                             BMI P BLZVOL
                                               ;ja
8DB9: BD 38 07 >114
                             LDA P MODE, X
                                               ; haal MODE
                             AND #%00001000 ; Formfeed generatie
8DBC: 29 08 >115
8DBE: FO 11 >116 BEQ P CHNUL ;nee

8DCO: DO DD >117 BNE P GENLF ;genereer meer LF's

8DC2: 49 F8 >118 P BLZVOL FOR #$0-$8 ;al op volgend blad

8DC4: DO D9 >119 BNE P GENLF ;nee, genereer meer
                                              ;nee, genereer meer IF's
8DC4: DO DO 8DC6: 9D B8 04 >120
                             STA P LINE, X ; reset regelteller
                             LDA P MODE, X
8DC9: BD 38 07 >121
8DCC: 29 F5 >122
                             AND #%11110101 ; reset FF en LF generatie
8DCE: 9D 38 07 >123
                             STA P MODE, X
               >124 *
8DD1: BD 38 07 >125 P_CHNUL LDA P_MODE,X
                                               ; haal MODE
              8DD4: A8
              >127
8DD5: 29 ED
8DD7: 9D 38 07 >128
8DDA: 98 >129
                            ASL ;video echo bit in CARRY
AND #%00000010*2 ;echte LF
BEQ P EXIT ; ja geen teller resetten
IDA #$0
STA P COL,X ;reset 4-ling kolomteller
8DDB: OA
              >130
8DDC: 29 04 >131
8DDE: F0 A8 >132
8DE0: A9 00 >133
8DE2: 9D 38 05 >134
8DE5: BO Al >135
                             BCS P EXIT ; als video aan afblijven van CH
8DE7: 85 24 >136
                             STA CH
8DE9: 90 9D
              >137
                             BCC P EXIT ;altijd
               >138 *
               >139 *opvullen om bankswitch op zijn plaats te zetten
8DEB: FF FF FF >140
                              HEX FFFFFFFFFFFFFFFF
               >142 *
               >143 *****************
               >144 *
               >145 *Schakel naar andere BANK
               >146 *
               >147 *****************
               >148 *
               >149 *Schakel andere bank in door het
               >150 *gewenste banknummer naar adresgebied
               >151 *$Cn00-$CnFE te schrijven, banknummer
               >152 *staat reeds in ACCU
               >153 *In adres INDIRECT staat reeds waar naar
               >154 *toe gesprongen wordt bij binnenkomst
               >155 *andere bank
               >156 *
               >157 *Y-register wordt gebruikt
               >158 *
8DF5: A0 00
              >159 SCHAKELIDIDY #$0
8DF7: 09 80 >160
                        ORA #SOFTBANK ; Zet softbankselectie bit
8DF9: 91 3A
                              STA (INDIRECT), Y ; Schakel om
              >161
8DFB: 6C 3A 00 >162
                             JMP (INDIRECT) ; Spring weg bij binnenkomst
              >163 *
8DFE: 1D
              >164
                             DFB BNKPARL ; Nummer van deze BANK
                             DFB $FF
              >165
8DFF: FF
                                             ; Adres Controle Register
```

```
************
             >7
                  ***********
             >2
                                            ***
             >3
                  ***
                        BANK NR 1E
             >5
                  ******************
             >6
                  ***********
             >7
             >8
             >9
                  *bank BNKKLOK1 VERSIE 5.0/850607*
             >10
                  ***********
             >11
             >12
             >13
                  * KLOK UITLEZING
             >14
             >15
             >16
                  *Na aanroep staat in RAM (KLOKDATA) de
             >17
                  *uitlezing in de volgende layout (in ASCII ):
                  *UU; MM; SS JJMMDD W<CR>
             >18
             >19
                  *adres KLOKDATA=$CF10 t/m $CF21
             >20
             >21
             >22
                  *eigen EQU
             >23
                  *Beschrijving KREG
             >24
             >25
                  *bit0...3:adreslijnen op klok
                  *bit 4 :HOLD mode
             >26
                  *bit 5 :ADJUST
             >27
                  *bit 6 : READ mode
             >28
                          :INTERRUPT enable
             >29
             >30
                               76543210 bitnummers
             >31 HOLD
                              %00011111 ;HOLD lijn KREG
                        ****
             >32 CLEAR = %10001111 ; geen selectie wel interrupts
             >33 HOLD RD = %01010000 ;HOLD en READ mode
             >34 HOLD WR = %00010000 ;schrijf masker
                 KLOK AAN = %10001110 ; Zet de klok op de 4ling aan
             >35
                  M ASCII = $B0 ; maak van decimaal getal ASCII
             >36
             >37
                  MDECIMAL = $0F
                                       ;masker voor ASCII> binair
             >38
8E00: A9 00
          >39
                  B KLOK1 LDA #$0
8E02: 85 3A
                         STA INDIRECL
                                      ;herstel INDIRECT
          >40
8E04: A0 FF
                         LDY #CREGL
                                       ; bewaar CREG
            >41
           >42
8E06: Bl 3A
                         LDA (INDIRECT), Y
                         STA SCRATI
                                       ;SAVCREG is al ingebruik
8E08: 8D 78 07 >43
                         TXA
8E0B: 8A
             >44
                                        ; bewaar XREG
8EOC: 48
                         PHA
             >45
                                        ; even op stack
8EOD: A9 8E >46
                        LDA #KLOK AAN ; selekteer de klok
                         STA (INDIRECT), Y
8EOF: 91 3A
           >47
                         LDA DREG
                                       ;bewaar status informatie
8Ell: AD FD CF >48
                         PHA
                                        ; zonder interrupt info
8E14: 48
            >49
                         LDA #HOLD
                                        ;HOLD zetten
8E15: A9 1F
             >50
                         STA KREG
                                        ; zet in klok
8E17: 8D FE CF >51
8ElA: A9 09
          >52
                         LDA #$9
                                       ; wacht >150 muSEC (=175 muSEC)
                          SEC
8ElC: 38
           >53
           >54 K WAIT2 PHA
8E1D: 48
8E1E: E9 01 >55
                  K WAIT3 SBC #$01
```

```
8E20: DO FC
                            >56
                                                        BNE K WAIT3
 8E22: 68
                            >57
                                                        PLA
                                                        SBC #$01
 8E23: E9 01
                          >58
 8E25: D0 F6 >59
                                                        BNE K WAIT2
                            >60 *lees alle data uit de klok
 8E27: AO OD >61
                                                      LDY #$0C+1
                                                                                   ;maximaal KLOK commando nummer
                           >62 *

        8E29:
        88
        >63
        VOIG COM DEY
        ; verlaag commandonummer

        8E2A:
        30
        22
        >64
        BMI GELEZEN ;klaar

        8E2C:
        A9
        86
        >65
        IDA #<PLATAB ;bereid INDIRECT voor op</td>

        8E2E:
        85
        3A
        >66
        STA INDIRECL ;inlezen tabelwaarde

        8E30:
        B1
        3A
        >67
        IDA (INDIRECT), Y ;plaats in RAM data

        8E32:
        AA
        >68
        TAX
        ;zet in XREG

        8E33:
        A9
        93
        >69
        IDA #<STRIPTAB ;bereid INDIRECT voor op</td>

        8E35:
        85
        3A
        >70
        STA INDIRECL ;afstrippen bitten

        8E37:
        98
        >71
        TYA ;haal gevraagde klokcommando

        8E38:
        09
        50
        >72
        ORA #HOLD RD ;voeg juiste status bitten toe

        8E30:
        8D FE CF >73
        STA KREG ;zet in klokcommandoregister

        8E40:
        68
        >75
        PLA ;wacht 6 micro sec

        8E41:
        48
        >76
        PHA

        8E42:
        AD FD CF >77
        IDA DREG ;pak klokdata

        8E45:
        31
        3A >78<
                           >63 VOLG_COM DEY
 8E29: 88
                                                                                     ;verlaag commandonummer
                                                     STA KLOKDATA, X ; sla op in RAM
 8E49: 9D 10 CF >80
                                                       BNE VOLG COM ;altijd
 8E4C: DO DB >81
                            >82 *klok ingelezen voer de extra leestekens toe
8E5E: A9 8D >89
8E60: 8D 21 CF >90
                                                      LDA #CR
                                                      STA KLOKDATA+$11
                            >91 *
                           >92 K_TERUG IDA #%00001111 ;na HOLD niet meteen interrupten
8E63: A9 OF
8E65: 8D FE CF >93
                                                       STA KREG
8E68: 68 >94
                                                     PLA
                                                                                     ; zet status in originele staat
8E69: 09 8F >95
                                                     ORA #%10001111 ;nu de interrupt erbij
8E6B: 8D FE CF >96
                                                     STA KREG
                        >97
                                                      IDA #$0
8E6E: A9 00
                                                                                    ;zet aantal verzonden karakters
                                                       STA TDATATEL
8E70: 8D 05 CF >98
                            >99
                            >100 *keer terug naar aanroeper
                           >101 *
8E73: 68
                           >102
                                                        PLA
                                                                                    ;haal XREG terug
8E74: AA
                                                      TAX
                           >103
```

```
>111 *
              >112 *tabel PLATAB geeft de plaats waar
              >113 *een bepaald dataitem gestoord wordt in RAM (KLOKDATA)
                                      ;=sec eenheid
             >114 PLATAB DFB $7
8E86: 07
                           DFB $6
             >115
                                          =sec tiental
8E87: 06
                           DFB $4
DFB $3
DFB $1
DFB $0
                                          ;=min eenheid
8E88: 04
             >116
                                           ;=min tiental
8E89: 03
             >117
                                          ;=uur eenheid
            >118
8E8A: 01
                                          ;=uur tiental
8E8B: 00
            >119
           >120
>121
>122
>123
>124
>125
8E8C: 10
8E8D: 0E
8E8E: 0D
8E8F: 0C
                                          ;=dag van de week
                           DFB $10
                                          ;=dag eenheid
                           DFB $0E
                           DFB $0D
                                          ;=dag tiental
                           DFB $0C
                                           ;=maand eenheid
                           DFB $0B
                                           ;=maand tiental
8E90: 0B
                           DFB $0A ;=jaar eenheid
DFB $9 ;=jaar tiental
            >125
8E91: OA
             >126
8E92: 09
             >127 *tabel STRIPTAB geeft aan welke bits
              >128 *bij dit opdrachtnummer afgestript
             >129 *moeten worden
             >130 STRIPTAB DFB $0F
8E93: OF
                           DFB $07
8E94: 07
             >131
                            DFB $0F
             >132
8E95: OF
                            DFB $07
8E96: 07
             >133
           >134
>135
>136
>137
>138
                           DFB $0F
8E97: OF
                           DFB $03
8E98: 03
                           DFB $07
8E99: 07
8E9A: OF
                           DFB $OF
                           DFB $03
8E9B: 03
8E9C: 0F
             >139
                           DFB SOF
                           DFB $01
8E9D: 01
             >140
                           DFB $0F
8E9E: OF
             >141
                           DFB $0F
8E9F: OF
             >142
              >143 *
              >144 *opvullen tot bankswitch op zijn plaatst
8EAO: FF FF FF >145
                      HEX FFFFFFFF
              >146 *
```

```
>148 *
                                >149 *
                                >150 ***************
                                >151 *
                                >152 * KLOK INVULLING *
                                >153 *
                                >154 *****************
                                >155 *
                                >156 *
                                >157 *De complete tijd aanduiding moet in RAM (KLOKDATA) staan
                                >158 *in de vorm (in ASCII ):
                                >159 *UU;MM;SS JJMMDD W<CR>
                                >160 *de seconden worden ook geschreven
                                >161 *maar hebben geen zin, wordt door de
                                >162 *klok niet gezet
                                >163 *
                               >164 K SCHRYF LDA #$0
 8EA5: A9 00
                                                     STA INDIRECL ;herstel INDIRECT
IDY #CREGL ;bewaar CREG
IDA (INDIRECT),Y
STA SCRAT1 ;SAVCREG is al ingebruik
TXA ;bewaar XREG
PHA ;even op stack
IDA #KIOK_AAN ;selekteer de klok
STA (INDIRECT),Y
IDA DREG ;bewaar status informatie
PHA
IDA #HOLD
                                            STA INDIRECL ;herstel INDIRECT
 8EA7: 85 3A >165
8EA9: A0 FF >166
8EAB: B1 3A >167
 8EAD: 8D 78 07 >168
 8EB0: 8A
                           >169
 8EB1: 48
                             >170
 8EB2: A9 8E >171
8EB4: 91 3A >172
8EB6: AD FD CF >173
                           >174
>175
 8EB9: 48
                                                           LDA #HOLD ;HOLD zetten
STA KREG ;zet in klok
 8EBA: A9 1F
 8EBC: 8D FE CF >176
 8EBF: A9 09
                             >177
                                                            LDA #$9
                                                                                              ; wacht >150 muSEC (=175 muSEC)
                                                             JSR WAIT
 8EC1: 20 A8 FC >178
                                >179 *
                                >180 *schrijf alle data in de klok
 8EC4: A0 0D
                               >181
                                                            IDY #$0C+1 ; maximaal KLOK commando nummer
                               >182 *

        SEC6:
        88
        >183
        VOLG_SCR
        DEY
        ; verlaag commandonummer

        8EC7:
        30
        9A
        >184
        BMI
        K_TERUG
        ; klaar

        8EC9:
        A9
        86
        >185
        LDA
        #<PLATAB</td>
        ; bereid INDIRECT voor op

        8ECB:
        85
        3A
        >186
        STA
        INDIRECL
        ; inlezen tabelwaarde

        8ECD:
        B1
        3A
        >187
        LDA
        (INDIRECL), Y ; plaats in RAM data

        8ECF:
        AA
        >188
        TAX
        ; zet in XREG

        8ED0:
        A9
        93
        >189
        LDA
        #<STRIPTAB</td>
        ; bereid INDIRECT voor op

        8ED2:
        85
        3A
        >190
        STA
        INDIRECL
        ; afstrippen bitten

        8ED4:
        98
        >191
        TYA
        ; haal gevraagde klokcommando

        8ED5:
        09
        10
        >192
        ORA
        #HOLD WR
        ; voog juiste status bitten toe

        8ED7:
        8D FE CF
        >193
        STA
        KREG
        ; zet in klokcommandoregister

        8ED0:
        8D FE CF
        >194

                            >183 VOLG SCR DEY
 8EC6: 88
                                                                                              ;verlaag commandonummer
 8EE8: 09 10 >200 KSNORMAL ORA #HOLD_WR ; zet juiste statusbitten weer
                                                                                             zet in klok
 8EEA: 8D FD CF >201 STA DREG
                                                             STA DREG
                                                                                             ;voor timing
 8EED: 8D FD CF >202
```

```
STA DREG
                                        ; voor timing (ruim genoeg)
8EFO: 8D FD CF >203
                          BNE VOLG SCR
                                       ;altijd
8EF3: DO D1
             >204
             >205 *
             >206 ****************
             >207 *
             >208 *Schakel naar andere BANK
             >209 *
             >210 *****************
             >211 *
             >212 *Schakel andere bank in door het
             >213 *gewenste banknummer naar adresgebied
             >214 *$Cn00-$CnFE te schrijven, banknummer
             >215 *staat reeds in ACCU
             >216 *In adres INDIRECT staat reeds waar naar
             >217 *toe gesprongen wordt bij binnenkomst
             >218 *andere bank
             >219 *
             >220 *Y-register wordt gebruikt
             >221 *
8EF5: A0 00 >222 SCHAKELLELDY #$0
           >223
>224
                     ORA #SOFTBANK ; Zet softbankselectie bit
8EF7: 09 80
                          STA (INDIRECT), Y ; Schakel om
8EF9: 91 3A
8EFB: 6C 3A 00 >225
                         JMP (INDIRECT) ; Spring weg bij binnenkomst
            >226 *
                         DFB BNKKLOKL ; Nummer van deze BANK
SEFE: 1E
             >227
                         DFB $FF ; Adres Controle Register
             >228
8EFF: FF
             >229 *
```

```
*********
             >1
                  **********
             >2
             >3
                  ***
                        BANK NR 1F
             >4
                  ***
             >5
                  ***********
             >6
                  ******************
             >7
             >8
                  *bank BNKKLOKP VERSIE 5.0/850607*
             >9
             >10 *
                  *****************
             >11
             >12
             >13
                 *vervolg van bank BNKKLOK en wel het PRODOS deel
             >14
             >15 *PRODOS KLOKREGISTER INVULLING
             >16 *
             >17
             >18 *Eigen EQU
             >19 PRODATA = $BF90
                                         ;ProDOS klokregisters
             >20 M DECIM = $0F
                                          ;decimaal bitmask
             >21 *
             >22 *ga eerst de klok uitlezen
8F00: A9 00 >23 B KLOKP LDA #$0
                           STA INDIRECL ; reset INDIRECT
8F02: 85 3A >24
                          LDA RETADR ; bewaar RETADR even
8F04: AD 00 CF >25
                          PHA
             >26
8F07: 48
                          LDA #<PRORTS
8F08: A9 20
             >27
                         STA RETADR ; nieuwe erin
IDA RETBANK ; returnbank bewaren
8FOA: 8D 00 CF >28
8FOD: AD 02 CF >29
                          PHA
8Fl0: 48 >30
                        LDY #BANKNR
LDA (INDIRECT),Y ;banknummer
STA RETBANK
8F11: A0 FE >31
8F13: B1 3A >32
8F15: 8D 02 CF >33
8F18: A9 00 >34
8F1A: 85 3A >35
                          IDA #<B KLOK1 ; bereid INDIRECT voor
                          STA INDIRECL
                        IDA #BNKKLOK1 ;volgende banknr erin
8F1C: A9 1E >36
                          BNE TUSKLOKP ;altijd via tussen jumpje
8F1E: D0 62 >37
            >38 *****************
            >39 *terugkeer punt na klokinlezing
8F20: A9 00 >40 PRORTS LDA #$0 ; reset INDIRECT 8F22: 85 3A >41 STA INDIRECL
                                         ;herstel RETBANK
8F24: 68 >42
                           PLA
                           STA RETBANK
8F25: 8D 02 CF >43
                           PLA
8F28: 68 >44
                                         ;herstel RETADR
                           STA RETADR
8F29: 8D 00 CF >45
              >46 *converteer ASCII naar decimaal getal
              >47 *niet kijken wat er staat (GOOR)
8F2C: A2 11 >48
8F2E: BD 10 CF >49 M_DECI
                           LDX #KLOKLANG
                           IDA KLOKDATA, X ; pak dataitem
                           AND #M DECIM ; ASCII eraf
STA KLOKDATA, X ; en weer bewaren
8F31: 29 OF >50
8F33: 9D 10 CF >51
8F36: CA
            >52
                           DEX
              >53
                           BPL M DECI
8F37: 10 F5
              >54 *
              >55 *ga de ProDOS klokregisters vullen
```

```
>56
8F39: 18
              >57
                            CLC
8F3A: A9 00
              >58
                            LDA #$0
                            LDX KLOKDATA+$D ; tiental DAG
8F3C: AE 1D CF >59
8F3F: F0 05 >60
                            BEQ DAGKLAAR
8F41: 69 OA
              >61
                  DAGMEER ADC #10
                                          ; verhoog met tien
8F43: CA
              >62
                            DEX
8F44: DO FB
              >63
                            BNE DAGMEER
                                          ; gereed, nee
8F46: 6D 1E CF >64 DAGKLAAR ADC KLOKDATA+$E ;eenheid dag erbij
8F49: 8D 90 BF >65
                            STA PRODATA
                                         ; in klokregister
              >66
                  *MAAND bepalen en toevoegen
              >67
              >68
8F4C: A9 00
                            LDA #$0
              >69
8F4E: AE 1B CF >70
                            LDX KLOKDATA+$B ; tiental maand
8F51: F0 02
              >71
                            BEO MNDKLAAR
8F53: 69 OA
              >72
                            ADC #10
                                           ;tien erbij
8F55: 6D 1C CF >73 MNDKLAAR ADC KLOKDATA+$C ; eenheid maand erbij
8F58: 0A >74
                                          ;5 posities naar links
                           ASL
8F59: 0A
              >75
                           ASL
                                           ;=1 cijfer in CARRY
8F5A: 0A
             >76
                           ASL
8F5B: 0A
              >77
                           ASL
         >78
8F5C: 0A
                           ASL
8F5D: 0D 90 BF >79
                           ORA PRODATA
                                          ;dagen erbij
                           STA PRODATA ; en tesamen bewaren
8F60: 8D 90 BF >80
              >81
              >82
                  *jaren nu maar er staat nog CARRY van de maanden
                   *NB de jaren worden 1 positie naar
              >83
              >84
                   *links geshift berekend
              >85 *
8F63: A9 00
             >86
                            LDA #$0
8F65: 69 00
             >87
                           ADC #0
8F67: 18
              >88
                           CLC
                                           ;gelijk maar 80 erbij
8F68: AE 19 CF >89
                           LDX KLOKDATA+$9 ; tiental jaren
           >90
8F6B: F0 05
                           BEQ JRKLAAR
8F6D: 69 14
              >91 JRMEER ADC #10*2
                                          ; tien jaren erbij (1 pos geshift)
8F6F: CA
             >92
                           DEX
8F70: DO FB >93
                           BNE JRMEER
                                           ;nogmeer
8F72: 8D 91 BF >94 JRKLAAR STA PRODATA+1
8F75: AD 1A CF >95
                           LDA KLOKDATA+$A ; eenheid jaren
8F78: OA
                           ASL
              >96
                          ADC PRODATA+1 ;bij vorige waarde
8F79: 6D 91 BF >97
8F7C: 8D 91 BF >98
                           STA PRODATA+1 ; bewaren
             >99 *
             >100 *
             >101
                           CLC
8F7F: 18
                           BCC MINBEP
             >102
                                          ;tussenjumpje
8F80: 90 02
             >103 *
             >104 TUSKLOKP BNE SCHAKELIF ; tussenjumpje
8F82: D0 71
             >105 *
             >106 *minuten bepalen
             >107 *
             >108 MINBEP LDA #$0
8F84: A9 00
8F86: AE 13 CF >109
                          LDX KLOKDATA+$3 ; tiental minuten
                          BEQ MINKLAAR ; geen tiental
8F89: F0 05
             >110
```

```
8F8B: 69 0A >111 MINMEER ADC #10 ; tien erbij
           >112
                        DEX
8F8D: CA
                        BNE MINMEER
8F8E: DO FB >113
8F90: 6D 14 CF >114 MINKIAAR ADC KLOKDATA+$4 ; eenheden minuten
8F93: 8D 92 BF >115 STA PRODATA+2 ;sla op
            >116 *
            >117 *uren bepalen
            >118 *
          >119
                        LDA #$0
8F96: A9 00
                        LDX KLOKDATA+$0 ; tiental uren
8F98: AE 10 CF >120
8F9B: F0 05 >121
                        BEQ UURKLAAR ; geen tiental
           >122 UURMEER ADC #10 ;tien erbij
8F9D: 69 0A
8F9F: CA >123
8FAO: DO FB >124
                        DEX
                        BNE UURMEER
8FA2: 6D 11 CF >125 UURKLAAR ADC KLOKDATA+$1 ;eenheid uren
8FA5: 8D 93 BF >126 STA PRODATA+3 ;bewaar
            >127 *
            >128 *gereed nu weer terug naar aanroepende bank
8FA8: AD 00 CF >129
8FAB: 85 3A >130
                        LDA RETADR
                        STA INDIRECL
                                      ;volgend banknr erin
8FAD: AD 02 CF >131
                        LDA RETBANK
          >132 BNE SCHAKELLF ;altijd
8FB0: D0 43
            >133 ***************
            >134 *
            >135 *
            >136 *opvullen tot bankswitch op plaats
                        8FB2: FF FF FF >138
                        8FC2: FF FF FF >139
                        8FD2: FF FF FF >140
                        8FE2: FF FF FF >141
8FF2: FF FF FF >142
                        HEX FFFFFF
            >143 *
            >144 *****************
            >145 *
            >146 *Schakel naar andere BANK
            >147 *
            >148 *****************
            >149 *
            >150 *Schakel andere bank in door het
            >151 *gewenste banknummer naar adresgebied
            >152 *$Cn00-$CnFE te schrijven, banknummer
            >153 *staat reeds in ACCU
            >154 *In adres INDIRECT staat reeds waar naar
            >155 *toe gesprongen wordt bij binnenkomst
            >156 *andere bank
            >157 *
            >158 *Y-register wordt gebruikt
            >159 *
           >160 SCHAKELLFLDY #$0
8FF5: A0 00
           >161 ORA #SOFTBANK ;Zet softbankselectie bit
8FF7: 09 80
8FF9: 91 3A >162
8FFB: 6C 3A 00 >163
                    STA (INDIRECT),Y ;Schakel om
JMP (INDIRECT) ;Spring weg bij binnenkomst
           >164 *
            >165 DFB BNKKLOKP ; Nummer van deze BANK
8FFE: 1F
```

>167 \*

8FFF: FF >166 DFB \$FF ;Adres Controle Register

--End assembly--

8192 bytes

Errors: 0

## Klokhuis Vierlingkaart

## Aanhangsel E: Beperkingen

In dit aanhangsel wordt aangegeven, op welke punten het gebruik van de Vierlingkaart tot problemen kan leiden. Dat wil overigens niet zeggen dat iedereen daarmee te maken krijgt.

#### ACIA-snelheden

De zendsnelheid van de ACIA is altijd gelijk aan de ontvangstsnelheid. Dit heeft tot gevolg dat de Vierlingkaart niet gebruikt kan worden om van de Apple een Viditel-terminal te maken, althans niet met de huidige Besturingssoftware.

## Omschakelen van functies

Het omschakelen van functies gebeurt door een waarde in het B-register te zetten. Dit is alleen mogelijk vanuit een programma of, indien BASIC actief is, vanaf het toetsenbord. Het is dus meestentijds niet mogelijk vanuit een kant-enklaar programma zoals een tekstverwerker.

### Instellen van een printerinterface

De beide printerinterfaces gaan ervan uit dat ze op de normale Applemanier worden gebruikt. Om dat te verduidelijken is het nodig, deze manier hier even uit te leggen.

Alle uitvoer uit een programma verloopt via het Monitor-programma. Als er bijv. een letter 'X' getoond moet worden, dan zet het programma dit in het A-register van de 6502-processor en roept een routine in de Monitor aan. Deze zet de letter dan gewoonlijk op het scherm. Is het daarentegen de bedoeling dat de letter op de printer komt, dan moet het programma dat eerst aan de Monitor

## Klokhuis Vierlingkaart

kenbaar maken. In BASIC gaat dat met het PR#-commando. Het gevolg is dat de uitvoerroutine wordt omgeleid naar het besturingsprogramma in de aangegeven slot.

Nu is het zo dat een interfacekaart vaak hardware bevat die, voordat ze gebruikt kan worden, moet worden geinitialiseerd. Dat is bijv. ook het geval met de VIA op de Vierlingkaart. Daarom zorgt het besturingsprogramma ervoor dat dit gebeurt zodra het eerste teken wordt uitgevoerd. Daarna wordt de uitvoeromleiding zo aangepast dat de verdere tekens zondermeer worden uitgevoerd.

Er blijken nu programma's te bestaan die zich niet aan deze werkwijze houden. Ze sturen hun uitvoer direct naar het besturingsprogramma, zonder de Monitor te verwittigen. Het gevolg is dat de hardware bij elk uitgevoerd teken opnieuw wordt geinitialiseerd. Dit leidt in elk geval tot vertraging, maar soms zelfs tot verlies van uitvoer.

Een van de betrokken programma's is Appleworks.

## Interne klok voor ProDOS

De Vierlingkaart is, zoals in hoofdstuk 6 beschreven, niet door ProDOS herkenbaar als klok. In plaats daarvan wordt er een routinetje mee-geleverd dat de Vierlingkaart opspoort en deze dan als klok aan ProDOS koppelt. Voor dat koppelen is een machinetaalprogrammaatje nodig. Bij een 'officiele' klok staat dat ergens in het ProDOS- programma zelf. Door een leemte in de ProDOS-documentatie (die door een gebrek aan kennis bij Apple Nederland niet gevuld blijkt te kunnen worden) is het niet mogelijk, dit zelfde voor de Vierlingklok te verwezenlijken. De koppelroutine is nu in pagina 3 gezet. Dit is echter een plaats waar veel BASICprogramma's kleine machinetaalroutines zetten. Dit kan dus problemen leveren. Om de invloed nog zoveel mogelijk te beperken, staat de routine zover mogelijk bovenin pagina 3, nl. ongeveer vanaf adres \$3B0.

## Klokhuis Vierlingkaart

# Aanhangsel F: Datasheets

DATASHEET	6522 VIA	blad	4
DATASHEET	6551 ACIA	blad	24
DATASHEET	5832RS KLOK	blad	45



## R6522 VERSATILE INTERFACE ADAPTER (VIA)

## DESCRIPTION


The R6522 Versatile Interface Adapter (VIA) is a very flexible I/O control device. In addition, this device contains a pair of very powerful 16-bit interval timers, a serial-to-parallel/parallel-to serial shift register and input data latching on the peripheral ports. Expanded handshaking capability allows control of bidirectional data transfers between VIA's in multiple processor systems.


Control of peripheral devices is handled primarily through two 8-bit bidirectional ports. Each line can be programmed as either an input or an output. Several peripheral I/O lines can be controlled directly from the interval timers for generating programmable frequency square waves or for counting externally generated pulses. To facilitate control of the many powerful features of this chip, an interrupt flag register, an interrupt enable register and a pair of function control registers are provided.

## **FEATURES**

- Two 8-bit bidirectional I/O ports
- Two 16-bit programmable timer/counters
- · Serial data port
- TTL compatible
- · CMOS compatible peripheral control lines
- Expanded "handshake" capability allows positive control of data transfers between processor and peripheral devices.
- · Latched output and input registers
- 1 MHz and 2 MHz operation
- Single +5V power supply

#### ORDERING INFORMATION





#### INTERFACE SIGNALS

#### RESET (RES)

A low reset (RES) input clears all R6522 internal registers to logic 0 (except T1 and T2 latches and counters and the Shift Register). This places all peripheral interface lines in the input state, disables the timers, shift register, etc. and disables interrupting from the chip.

#### INPUT CLOCK (PHASE 2)

The input clock is the system  $\emptyset 2$  clock and triggers all data transfers between processor bus and the R6522.

#### READ/WRITE (R/W)

The direction of the data transfers between the R6522 and the system processor is controlled by the  $R\overline{W}$  line in conjunction with the CS1 and  $\overline{CS2}$  inputs. When  $R/\overline{W}$  is low, (write operation) and the R6522 is selected), data is transferred from the processor bus into the selected R6522 register. When  $R/\overline{W}$  is high, (read operation) and the R6522 is selected, data is transferred from the selected R6522 register to the processor bus.

#### DATA BUS (D0-D7)

The eight bidirectional data bus lines transfer data between the R6522 and the system processor bus. During read cycles, the contents of the selected R6522 register are placed on the data bus lines. During write cycles, these lines are high-impedance inputs and data is transferred from the processor bus into the selected register. When the R6522 is not selected, the data bus lines are high-impedance.

#### CHIP SELECTS (CS1, CS2)

The two chip select inputs are normally connected to processor address lines either directly or through decoding. The selected R6522 register is accessed when CS1 is high and  $\overline{CS2}$  is low.

### REGISTER SELECTS (RS0-RS3)

The coding of the four Register Select inputs select one of the 16 internal registers of the R6522, as shown in Table 1.

#### INTERRUPT REQUEST (IRQ)

The Interrupt Request output goes low whenever an internal interrupt flag is set and the corresponding interrupt enable bit is a logic 1. This output is open-drain to allow the interrupt request signal to be wire-OR'ed with other equivalent signals in the system.

#### PERIPHERAL PORT A (PA0-PA7)

Port A consists of eight lines which can be individually programmed to act as inputs or outputs under control of Data Direction Register A. The polarity of output pins is controlled by an Output Register and input data may be latched into an internal register under control of the CA1 line. All of these modes of operation are controlled by the system processor through the internal control registers. These lines represent one standard TTL load in the input mode and will drive one standard TTL load in the output mode. Figure 2 illustrates the output circuit.




Figure 1. R6522 VIA Interface Signals

#### PORT A CONTROL LINES (CA1, CA2)

The two Port A control lines act as interrupt inputs or as hand-shake outputs. Each line controls an internal interrupt flag with a corresponding interrupt enable bit. In addition, CA1 controls the latching of data on Port A input lines. CA1 is a high-impedance input only while CA2 represents one standard TTL load in the input mode. CA2 will drive one standard TTL load in the output mode.

#### PORT B (PB0-PB7)

Peripheral Port B consists of eight bidirectional lines which are controlled by an output register and a data direction register in much the same manner as the Port A. In addition, the polarity of the PB7 output signal can be controlled by one of the interval timers while the second timer can be programmed to count pulses on the PB6 pin. Port B lines represent one standard TTL load in

the input mode and will drive one standard TTL load in the output mode. In addition, they are capable of sourcing 1.0 mA at 1.5 Vdc in the output mode to allow the outputs to directly drive Darlington transistor circuits. Figure 3 is the circuit schematic.

#### PORT B CONTROL LINES (CB1, CB2)

The Port B control lines act as interrupt inputs or as handshake outputs. As with CA1 and CA2, each line controls an interrupt flag with a corresponding interrupt enable bit. In addition, these lines act as a serial port under control of the Shift Register. These lines represent one standard TTL load in the input mode and will drive one standard TTL load in the output mode. CB2 can also drive a Darlington transistor circuit; however, CB1 cannot.

Table 1. R6522 Register Addressing

Register		RS C	oding		Register	Register/Description		
Number	RS3	RS2	RS1	RS0	Desig.	Write (R/W = L)	Read (R/W = H)	
0	0	0	0	0	ORB/IRB	Output Register B	Input Register B	
1	0	0	0	1	ORA/IRA	Output Register A	Input Register A	
2	0	0	1	0	DDRB	Data Direction Register B		
3	0	0	1	1	DDRA	Data Direction Register A		
4	0	1	0	0	T1C-L	T1 Low-Order Latches	T1 Low-Order Counter	
5	0	1	0	1	T1C-H	T1 High-Order Counter		
6	0	1	1	0	T1L-L	T1 Low-Order Latches		
7	0	1	1	1	T1L-H	T1 High-Order Latches		
8	1	0	0	0	T2C-L	T2 Low-Order Latches	T2 Low-Order Counter	
9	1	0	0	1	T2C-H	T2 High-Order Counter		
10	1	0	1	0	SR	Shift Register		
11	1	0	1	1	ACR	Auxiliary Control Register		
12	1	1	0	0	PCR	Peripheral Control Register		
13	1	1	0	1	IFR	Interrupt Flag Register		
14	1	1	1	0	IER	Interrupt Enable Register		
15	1	1	1	1	ORA/IRA	Output Register B*	Input Register B*	




Figure 2. Port A Output Circuit




Figure 3. Port B Output Circuit

3

#### **FUNCTIONAL DESCRIPTION**

The internal organization of the R6522 VIA is illustrated in Figure

#### PORT A AND PORT B OPERATION

The R6522 VIA has two 8-bit bidirectional I/O ports (Port A and Port B) and each port has two associated control lines.

Each 8-bit peripheral port has a Data Direction Register (DDRA, DDRB) for specifying whether the peripheral pins are to act as inputs or outputs. A 0 in a bit of the Data Direction Register causes the corresponding peripheral pin to act as an input. A 1 causes the pin to act as an output.

Each peripheral pin is also controlled by a bit in the Output Register (ORA, ORB) and the Input Register (IRA, IRB). When the pin is programmed as an output, the voltage on the pin is controlled by the corresponding bit of the Output Register. A 1 in the Output Register causes the output to go high, and a "0" causes the output to go low. Data may be written into Output Register bits corresponding to pins which are programmed as inputs. In this case, however, the output signal is unaffected.

Reading a peripheral port causes the contents of the Input Register (IRA, IRB) to be transferred onto the Data Bus. With input latching disabled, IRA will always reflect the levels on the PA pins. With input latching enabled, IRA will reflect the levels on the PA pins at the time the latching occurred (via CA1).

The IRB register operates similar to the IRA register. However, for pins programmed as outputs there is a difference. When reading IRA, the *level on the pin* determines whether a 0 or a 1 is sensed. When reading IRB, however, the bit stored in the *output register*, ORB, is the bit sensed. Thus, for outputs which have large loading effects and which pull an output "1" down or which pull an output "0" up, reading IRA may result in reading a "0" when a "1" was actually programmed, and reading a "1" when a "0" was programmed. Reading IRB, on the other hand, will read the "1" or "0" level actually programmed, no matter what the loading on the pin.

Figures 5 through 8 illustrate the formats of the port registers. In addition, the input latching modes are selected by the Auxiliary Control Register (Figure 14).




Figure 4. R6522 VIA Block Diagram

### HANDSHAKE CONTROL OF DATA TRANSFERS

The R6522 allows positive control of data transfers between the system processor and peripheral devices through the operation of "handshake" lines. Port A lines (CA1, CA2) handshake data on both a read and a write operation while the Port B lines (CB1, CB2) handshake on a write operation only.

#### Read Handshake

Positive control of data transfers from peripheral devices into the system processor can be accomplished very effectively using Read Handshaking. In this case, the peripheral device must generate the equivalent of a "Data Ready" signal to the processor signifying that valid data is present on the peripheral port. This signal normally interrupts the processor, which then reads the




Figure 5. Output Register B (ORB), Input Register B (IRB)




Figure 7. Data Direction Register B (DDRB)

data, causing generation of a "Data Taken" signal. The peripheral device responds by making new data available. This process continues until the data transfer is complete.

In the R6522, automatic "Read" Handshaking is possible on the Peripheral A port only. The CA1 interrupt input pin accepts the "Data Ready" signal and CA2 generates the "Data Taken" signal. The "Data Ready" signal will set an internal flag which may interrupt the processor or which may be polled under program control. The "Data Taken" signal can either be a pulse or a level which is set low by the system processor and is cleared by the "Data Ready" signal. These options are shown in Figure 9 which illustrates the normal Read Handshake sequence.




Figure 6. Output Register A (ORA), Input Register A (IRA)




Figure 8. Data Direction Register A (DDRA0)

## R6522

## Versatile Interface Adapter (VIA)




Figure 9. Read Handshake Timing (Port A, Only)

#### Write Handshake

The sequence of operations which allows handshaking data from the system processor to a peripheral device is very similar to that described for Read Handshaking. However, for Write Handshaking, the R6522 generates the "Data Ready" signal and the peripheral device must respond with the "Data Taken" signal. This can be accomplished on both the PA port and the PB port on the R6522. CA2 or CB2 act as a "Data Ready" output in either the handshake mode or pulse mode and CA1 or CB1 accept the "Data Taken" signal from the peripheral device, setting the interrupt flag and clearing the "Data Ready" output. This sequence is shown in Figure 10.

Selection of operating modes for CA1, CA2, CB1, and CB2 is accomplished by the Peripheral Control Register (Figure 11).




Figure 11. Peripheral Control Register (PCR)




Figure 10. Write Handshake Timing

#### COUNTER/TIMERS

There are two independent 16-bit counter/timers (called Timer 1 and Timer 2) in the R6522. Each timer is controlled by writing bits into the Auxiliary Control Register (ACR) to select the mode of operation (Figure 14).

#### Timer 1 Operation

Interval Timer T1 consists of two 8-bit latches (Figure 12) and a 16-bit counter (Figure 13). The latches store data which is to be loaded into the counter. After loading, the counter decrements at \$2 clock rate. Upon reaching zero, an interrupt flag is set, and IRQ goes low if the T1 interrupt is enabled. Timer 1 then disables any further interrupts. or automatically transfers the contents of

the latches into the counter and continues to decrement. In addition, the timer may be programmed to invert the output signal on a peripheral pin (PB7) each time it "times-out". Each of these modes is discussed separately below.

Note that the processor does not write directly into the low-order counter (T1C-L). Instead, this half of the counter is loaded automatically from the low order latch (T1L-L) when the processor writes into the high order counter (T1C-H). In fact, it may not be necessary to write to the low order counter in some applications since the timing operation is triggered by writing to the high order latch.




Figure 12. Timer 1 (T1) Latch Registers




Figure 13. Timer 1 (T1) Counter Registers




Figure 14. Auxiliary Control Register (ACR)

#### Timer 1 One-Shot Mode

The Timer 1 one-shot mode generates a single interrupt for each timer load operation. As with any interval timer, the delay between the "write T1C-H" operation and generation of the processor interrupt is a direct function of the data loaded into the timing counter. In addition to generating a single interrupt, Timer 1 can be programmed to produce a single negative pulse on the PB7 periphral pin. With the output enabled (ACR7=1) a "write T1C-H" operation will cause PB7 to go low. PB7 will return high when Timer 1 times out. The result is a single programmable width pulse.

T1 interrupt flag will be set, the IRQ pin will go low (interrupt enabled), and the signal on PB7 will go high. At this time the counter will continue to decrement at system clock rate. This allows the system processor to read the contents of the counter to determine the time since interrupt. However, the T1 interrupt flag cannot be set again unless it has been cleared as described in this specification.

Timing for the R6522 interval timer one-shot modes is shown in Figure 15.

In the one-shot mode, writing into the T1L-H has no effect on the operation of Timer 1. However, it will be necessary to assure that the low order latch contains the proper data before initiating the count-down with a "write T1C-H" operation. When the processor writes into the high order counter (T1C-H), the T1 interrupt flag will be cleared, the contents of the low order latch will be transferred into the low order counter, and the timer will begin to decrement at system clock rate. If the PB7 output is enabled, this signal will go low on the  $\phi2$  following the write operation. When the counter reaches zero, the T1 interrupt flag will be set, the IRQ pin will go low (interrupt enabled), and the signal on PB7 will go high. At this time the counter will continue to decrement at system clock rate. This allows the system processor to read the contents of the counter to determine the time since interrupt. However, the T1 interrupt flag cannot be set again unless it has been cleared as described in this specification.




Figure 15. Timer 1 One-Shot Mode Timing

## R6522

## Versatile Interface Adapter (VIA)

#### Timer 1 Free-Run Mode

The most important advantage associated with the latches in T1 is the ability to produce a continuous series of evenly spaced interrupts and the ability to produce a square wave on PB7 whose frequency is not affected by variations in the processor interrupt response time. This is accomplished in the "free-running" mode.

In the free-running mode, the interrupt flag is set and the signal on PB7 is inverted each time the counter reaches zero. However, instead of continuing to decrement from zero after a time-out, the timer automatically transfers the contents of the latch into the counter (16 bits) and continues to decrement from there. The interrupt flag can be cleared by writing T1C-H, by reading T1C-L, or by writing directly into the flag as described later. However, it is not necessary to rewrite the timer to enable setting the interrupt flag on the next time-out.

All interval timers in the R6522 are "re-triggerable". Rewriting the

counter will always re-initialize the time-out period. In fact, the time-out can be prevented completely if the processor continues to rewrite the timer before it reaches zero. Timer 1 will operate in this manner if the processor writes into the high order counter (T1C-H). However, by loading the latches only, the processor can access the timer during each down-counting operation without affecting the time-out in process. Instead, the data loaded into the latches will determine the length of the next time-out period. This capability is particularly valuable in the free-running mode with the output enabled. In this mode, the signal on PB7 is inverted and the interrupt flag is set with each time-out. By responding to the interrupts with new data for the latches, the processor can determine the period of the next half cycle during each half cycle of the output signal on PB7. In this manner, very complex waveforms can be generated.

A precaution to take in the use of PB7 as the timer output concerns the Data Direction Register contents for PB7. Both DDRB bit 7 and ACR bit 7 must be 1 for PB7 to function as the timer output. If one is 1 and the other is 0, then PB7 functions as a normal output pin, controlled by ORB bit 7.




Figure 16. Timer 1 Free-Run Mode Timing

#### Timer 2 Operation

Timer 2 operates as an interval timer (in the "one-slot" mode only), or as a counter for counting negative pulses on the PB6 peripheral pin. A single control bit in the Auxiliary Control Register selects between these two modes. This timer is comprised of a "write-only" lower-order latch (T2L-L), a "read-only" low-order counter (T2C-L) and a read/write high order counter (T2C-H). The counter registers act as a 16-bit counter which decrements at \$2 rate. Figure 17 illustrates the T2 Latch/Counter Registers.

### Timer 2 One-Shot Mode

As an interval timer, T2 operates in the "one-shot" mode similar to Time 1. In this mode, T2 provides a single interrupt for each "write T2C-H" operation. After timing out, the counter will continue to decrement. However, setting of the interrupt flag is disabled after initial time-out so that it will not be set by the counter

decrementing again through zero. The processor must rewrite T2C-H to enable setting of the interrupt flag. The interrupt flag is cleared by reading T2C-L or by writing T2C-H. Timing for this operation is shown in Figure 18.

#### Timer 2 Pulse Counting Mode

In the pulse counting mode, T2 counts a predetermined number of negative-going pulses on PB6. This is accomplished by first loading a number into T2. Writing into T2C-H clears the interrupt flag and allows the counter to decrement each time a pulse is applied to PB6. The interrupt flag is set when T2 counts down past zero. The counter will then continue to decrement with each pulse on PB6. However, it is necessary to rewrite T2C-H to allow the interrupt flag to set on a subsequent time-out. Timing for this mode is shown in Figure 19. The pulse must be low on the leading edge of  $\phi2$ .

## R6522

## Versatile Interface Adapter (VIA)




Figure 17. Timer 2 (T2) Latch/Counter Registers




Figure 18. Timer 2 One-Shot Mode Timing




Figure 19. Timer 2 Pulse Counting Mode

## Versatile Interface Adapter (VIA)

#### SHIFT REGISTER OPERATION

The Shift Register (SR) performs serial data transfers into and out of the CB2 pin under control of an internal modulo-8 counter. Shift pulses can be applied to the CB1 pin from an external source or, with the proper mode selection, shift pulses generated internally will appear on the CB1 pin for controlling external devices.

The control bits which select the various shift register operating modes are located in the Auxiliary Control Register. Figure 20 illustrates the configuration of the SR data bits and Figure 21 shows the SR control bits of the ACR.

#### SR Mode 0 - Disabled

Mode 0 disables the Shift Register. In this mode the microprocessor can write or read the SR and the SR will shift on each CB1 positive edge shifting in the value on CB2. In this mode the SR interrupt Flag is disabled (held to a logic 0).

#### SR Mode 1 - Shift In Under Control of T2

In mode 1, the shifting rate is controlled by the low order 8 bits of T2 (Figure 22). Shift pulses are generated on the CB1 pin to control shifting in external devices. The time between transitions of this output clock is a function of the system clock period and the contents of the low order T2 latch (N).




Figure 20. Shift Registers

The shifting operation is triggered by the read or write of the SR if the SR flag is set in the IFR. Otherwise the first shift will occur at the next time-out of T2 after a read or write of the SR. Data is shifted first into the low order bit of SR and is then shifted into the next higher order bit of the shift register on the negative-going edge of each clock pulse. The input data should change before the positive-going edge of the CB1 clock pulse. This data is shifted into the shift register during the Ø2 clock cycle following the positive-going edge of the CB1 clock pulse. After 8 CB1 clock pulses, the shift register interrupt flag will set and IRQ will go low.

#### SR Mode 2 - Shift in Under 62 Control

In mode 2, the shift rate is a direct function of the system clock frequency (Figure 23). CB1 becomes an output which generates shift pulses for controlling external devices. Timer 2 operates as an independent interval timer and has no effect on SR. The shifting operation is triggered by reading or writing the Shift Register. Data is shifted, first into bit 0 and is then shifted into the next higher order bit of the shift register on the trailing edge of each  $\varphi 2$  clock pulse. After 8 clock pulses, the shift register interrupt flag will be set, and the output clock pulses on CB1 will stop.




Figure 21. Shift Register Modes




Figure 22. SR Mode 1 - Shift In Under T2 Control

## Versatile Interface Adapter (VIA)

#### SR Mode 3 - Shift in Under CB1 Control

In mode 3, external pin CB1 becomes an input (Figure 24). This allows an external device to load the shift register at its own pace. The shift register counter will interrupt the processor each time 8 bits have been shifted in. However, the shift register counter does not stop the shifting operation; it acts simply as a pulse counter. Reading or writing the Shift Register resets the Interrupt Flag and initializes the SR counter to count another 8 pulses.

Note that the data is shifted during the first system clock cycle following the positive-going edge of the CB1 shift pulse. For this reason, data must be held stable during the first full cycle following CB1 going high.

SR Mode 4 — Shift Out Under T2 Control (Free-Run) Mode 4 is very similar to mode 5 in which the shifting rate is set by T2. However, in mode 4 the SR Counter does not stop the shifting operation (Figure 25). Since the Shift Register bit 7 (SR7) is recirculated back into bit 0, the 8 bits loaded into the shift register will be clocked onto CB2 repetitively. In this mode the shift register counter is disabled.

#### SR Mode 5 - Shift Out Under T2 Control

In mode 5, the shift rate is controlled by T2 (as in mode 4). The shifting operation is triggered by the read or write of the SR if the SR flag is set in the IFR (Figure 26). Otherwise the first shift will occur at the next time-out of T2 after a read or write of the SR. However, with each read or write of the shift register the SR Counter is reset and 8 bits are shifted onto CB2. At the same time, 8 shift pulses are generated on CB1 to control shifting in external devices. After the 8 shift pulses, the shifting is disabled, the SR Interrupt Flag is set and CB2 remains at the last data level.




Figure 23. SR Mode 2 - Shift in Center \$\phi 2\$ Control




Figure 24. SR Mode 3 — Shift In Under CB1 Control




Figure 25. SR Mode 4 - Shift Our Under T2 Control (Free-Run)

## Versatile Interface Adapter (VIA)

## SR Mode 6 — Shift Out Under $\phi$ 2 Control

In mode 6, the shift rate is controlled by the  $\varphi 2$  system clock (Figure 27).

#### SR Mode 7 - Shift Out Under CB1 Control

In mode 7, shifting is controlled by pulses applied to the CB1 pin by an external device (Figure 28). The SR counter sets the SR

Interrupt Flag each time it counts 8 pulses but it does not disable the shifting function. Each time the microprocessor, writes or reads the shift register, the SR Interrupt Flag is reset and the SR counter is initialized to begin counting the next 8 shift pulses on pin CB1. After 8 shift pulses, the Interrupt Flag is set. The microprocessor can then load the shift register with the next byte of data.




Figure 26. SR Mode 5 - Shift Out Under T2 Control




Figure 27. SR Mode 6 - Shift Out Under \$\phi 2\$ Control




Figure 28. SR Mode 7 - Shift Out Under CB1 Control

## Versatile Interface Adapter (VIA)

#### Interrupt Operation

Controlling interrupts within the R6522 involves three principal operations. These are flagging the interrupts, enabling interrupts and signaling to the processor that an active interrupt exists within the chip. Interrupt flags are set in the Interrupt Flag Register (IFR) by conditions detected within the R6522 or on inputs to the R6522. These flags normally remain set until the interrupt has been serviced. To determine the source of an interrupt, the microprocessor must examine these flags in order, from highest to lowest priority.

Associated with each interrupt flag is an interrupt enable bit in the Interrupt Enable Register (IER). This can be set or cleared by the processor to enable interrupting the processor from the corresponding interrupt flag. If an interrupt flag is set to a logic 1 by an interrupting condition, and the corresponding interrupt enable bit is set to a 1, the Interrupt Request Output ( $\overline{\text{IRQ}}$ ) will go low.  $\overline{\text{IRQ}}$  is an "open-collector" output which can be "wire-OR'ed" with other devices in the system to interrupt the processor.

#### Interrupt Flag Register (IFR)

In the R6522, all the interrupt flags are contained in one register, i.e., the IFR (Figure 29). In addition, bit 7 of this register will be read as a logic 1 when an interrupt exists within the chip. This allows very convenient polling of several devices within a system to locate the source of an interrupt.

The Interrupt Flag Register (IRF) may be read directly by the processor. In addition, individual flag bits may be cleared by writing a "1" into the appropriate bit of the IFR. When the proper chip select and register signals are appplied to the chip, the contents of this register are placed on the data bus. Bit 7 indicates the




Figure 29. Interrupt Flag Register (IFR)

status of the  $\overline{IRQ}$  output. This bit corresponds to the logic function:  $\overline{IRQ} = IFR6 \times IER6 + IFR5 \times IER5 + IFR4 \times IER4 + IFR3 \times IER3 + IFR2 \times IER2 + IFR1 \times IER1 + IFR0 \times IER0$ .

#### Note:

× = logic AND, + = Logic OR.

The IFR bit 7 is not a flag. Therefore, this bit is not directly cleared by writing a logic 1 into it. It can only be cleared by clearing all the flags in the register or by disabling all the active interrupts as discussed in the next section.

#### Interrupt Enable Register (IER)

For each interrupt flag in IFR, there is a corresponding bit in the Interrupt Enable Register (IER) (Figure 30). Individual bits in the IER can be set or cleared to facilitate controlling individual interrupts without affecting others. This is accomplished by writing to the (IER) after bit 7 set or cleared to, in turn, set or clear selected enable bits. If bit 7 of the data placed on the system data bus during this write operation is a 0, each 1 in bits 6 through 0 clears the corresponding bit in the Interrupt Enable Register. For each zero in bits 6 through 0, the corresponding bit is unaffected.

Selected bits in the IER can be set by writing to the IER with bit 7 in the data word set to a 1. In this case, each 1 in bits 6 through 0 will set the corresponding bit. For each zero, the corresponding bit will be unaffected. This individual control of the setting and clearing operations allows very convenient control of the interrupts during system operation.

In addition to setting and clearing IER bits, the contents of this register can be read at any time. Bit 7 will be read as a logic 1, however.




Figure 30. Interrupt Enable Register (IER)

# Versatile Interface Adapter (VIA)

## PERIPHERAL INTERFACE CHARACTERISTICS

Symbol	Characteristic	Min.	Max.	Unit	Figure
t <sub>r</sub> , t <sub>f</sub>	Rise and Fall Time for CA1, CB1, CA2 and CB2 Input Signals	_	1.0	μS	
t <sub>CA2</sub>	Delay Time, Clock Negative Transition to CA2 Negative Transition (read handshake or pulse mode)	-	1.0	μS	31a, 31b
t <sub>RS1</sub>	Delay Time, Clock Negative Transition to CA2 Positive Transition (pulse mode)	_	1.0	μS	31a
t <sub>RS2</sub>	Delay Time, CA1 Active Transition to CA2 Positive Transition (handshake mode)		2.0	μS	31b
t <sub>whs</sub>	Delay Time, Clock Positive Transition to CA2 or CB2 Negative Transition (write handshake)	0.05	1.0	μS	31c, 31d
t <sub>DS</sub>	Delay Time, Peripheral Data Valid to CB2 Negative Transition	0.20	1.5	μS	31c, 31d
t <sub>RS3</sub>	Delay Time, Clock Positive Transition to CA2 or CB2 Positive Transition (pulse mode)	_	1.0	μS	31c
t <sub>RS4</sub>	Delay Time, CA1 or CB1 Active Transition to CA2 or CB2 Positive Transition (handshake mode)	-	2.0	μS	31d
t <sub>21</sub>	Delay Time Required from CA2 Output to CA1 Active Transition (handshake mode)	400	_	ns	31d
t <sub>IL</sub>	Setup Time, Peripheral Data Valid to CA1 or CB1 Active Transition (input latching)	300		ns	31e
t <sub>AL</sub>	CA1, CB1 Setup Prior to Transition to Arm Latch	300	_	ns	31e
t <sub>PDH</sub>	Peripheral Data Hold After CA1, CB1 Transition	150	_	ns	31e
t <sub>SR1</sub>	Shift-Out Delay Time — Time from $\phi_2$ Falling Edge to CB2 Data Out		300	ns	31f
t <sub>SR2</sub>	Shift-In Setup Time — Time from CB2 Data In to $\phi_2$ Rsing Edge	300	_	ns	31g
t <sub>SR3</sub>	External Shift Clock (CB1) Setup Time Relative to φ <sub>2</sub> Trailing Edge	100	T <sub>CY</sub>	ns	31g
t <sub>IPW</sub>	Pulse Width — PB6 Input Pulse	2 × T <sub>CY</sub>	_		31i
t <sub>ICW</sub>	Pulse Width — CB1 Input Clock	2 x T <sub>CY</sub>	_		31h
t <sub>IPS</sub>	Pulse Spacing — PB6 Input Pulse	2 x T <sub>CY</sub>			31i
t <sub>ICS</sub>	Pulse Spacing — CB1 Input Pulse	2 x T <sub>CY</sub>	_		31h

## **Versatile Interface Adapter (VIA)**




Figure 31a. CA2 Timing for Read Handshake, Pulse Mode




Figure 31b. CA2 Timing for Read Handshake, Handshake Mode




Figure 31c. CA2, CB2 Timing for Write Handshake, Pulse Mode

## Versatile Interface Adapter (VIA)




Figure 31d. CA2, CB2 Timing for Write Handshake, Handshake Mode




Figure 31e. Peripheral Data Input Latching Timing




Figure 31f. Timing for Shift Out with Internal or External Shift Clocking

## Versatile Interface Adapter (VIA)




Figure 31g. Timing for Shift in with Internal or External Shift Clocking




Figure 31h. External Shift Clock Timing





Figure 31i. Pulse Count Input Timing


# Versatile Interface Adapter (VIA)

## **BUS TIMING CHARACTERISTICS**

		R6522	(1 MHz)	R6522A	(2 MHz)	
Parameter	Symbol	Min.	Max.	Min.	Max.	Unit
AD TIMING						
Cycle Time	T <sub>CY</sub>	1	10	0.5	10	μS
Address Set-Up Time	T <sub>ACR</sub>	180	_	90	_	ns
Address Hold Time	T <sub>CAR</sub>	0	-	0	_	ns
Peripheral Data Set-Up Time	T <sub>PCR</sub>	300	_	150	_	ns
Data Bus Delay Time	T <sub>CDR</sub>	_	365	_	190	ns
Data Bus Hold Time	T <sub>HR</sub>	10	_	10	_	ns
φ2 Pulse width	T <sub>C</sub>	470	_	235		ns
Cycle Time	T <sub>CY</sub>	1	10	0.50	10	μS
Address Set-Up Time	T <sub>ACW</sub>	180		90		ns
Address Set-Op Time  Address Hold Time	T <sub>CAW</sub>	0		0		ns
R/W Set-Up Time	T <sub>WCW</sub>	180		90	-	ns
R/W Hold Time	T <sub>CWW</sub>	0		0		ns
Data Bus Set-Up Time	T <sub>DCW</sub>	200		90		ns
Data Bus Hold Time	T <sub>HW</sub>	10	-	10	_	ns
Peripheral Data Delay Time	T <sub>CPW</sub>		1.0	_	0.5	μS
Peripheral Data Delay Time to CMOS Levels	T <sub>CMOS</sub>	-	2.0		1.0	μS
Note: t <sub>B</sub> and t <sub>F</sub> = 10 to 30 ns.						

#### **BUS TIMING WAVEFORMS**





## Versatile Interface Adapter (VIA)

#### **ABSOLUTE MAXIMUM RATINGS\***

Parameter	Symbol	Value	Unit
Supply Voltage	V <sub>CC</sub>	-0.3 to -7.0	Vdc
Input Voltage	V <sub>IN</sub>	-0.3 to +7.0	Vdc
Operating Temperature Commercial Industrial	TA	0 to +70 -40 to +85	°C
Storage Temperature	T <sub>STG</sub>	-55 to +150	°C

\*NOTE: Stresses above those listed under ABSOLUTE MAX-IMUM RATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the other sections of this document is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

#### **OPERATING CONDITIONS**

Parameter	Symbol	Value
Supply Voltage	V <sub>CC</sub>	5V ±5%
Temperature Range Commercial	TA	0°C to 70°C

#### DC CHARACTERISTICS


( $V_{CC}$  = 5.0 Vdc  $\pm$ 5%,  $V_{SS}$  = 0,  $T_A$  =  $T_L$  to  $T_H$ , unless otherwise noted)

Parameter	Symbol	Min.	Typ.3	Max.	Unit	Test Conditions
Input High Voltage	V <sub>IH</sub>	2.4	_	V <sub>cc</sub>	V	
Input Low Voltage	V <sub>IL</sub>	-0.3	_	0.4	V	
Input Leakage Current R/W, RES, RS0, RS1, RS2, RS3, CS1, CS2, CA1, ∮2	I <sub>IN</sub>	-	± 1	± 2.5	μΑ	$V_{IN} = 0V \text{ to } 5.25V$ $V_{CC} = 0V$
Input Leakage Current for Three-State Off D0-D07	I <sub>TSI</sub>	_	±2	± 10	μΑ	$V_{IN} = 0.4V \text{ to } 2.4V$ $V_{CC} = 5.25V$
Input High Current PA0-PA7, CA2, PB0-PB7, CB1, CBS	t <sub>iH</sub>	- 100	- 200		μΑ	$V_{ N} = 2.4V$ $V_{CC} = 5.25V$
Input Low Current PA0-PA7, CA2, PB0-PB7, CB1, CB2	I <sub>IL</sub>	-	-0.9	- 1.8	mA	$V_{IL} = 0.4V$ $V_{CC} = 5.25V$
Output High Voltage All outputs PB0-PB7, CB2 (Darlington Drive)	V <sub>OH</sub>	2.4 1.5		=	V	$V_{CC} = 4.75V$ $I_{LOAD} = -100 \mu A$ $I_{LOAD} = -1.0 mA$
Output Low Voltage	V <sub>OL</sub>	-	-	0.4	V	$V_{CC} = 4.75V$ $I_{LOAD} = 1.6 \text{ mA}$
Output High Current (Sourcing) Logic PB0-PB7, CB2 (Darlington Drive)	Гон	- 100 - 1.0	- 1000 - 2.5	_ - 10	μA mA	$V_{OH} = 2.4V$ $V_{OH} = 1.5V$
Output Low Current (Sinking)	loL	1.6	_	_	mA	$V_{OL} = 0.4V$
Output Leakage Current (Off State)	loff		4	±10	μΑ	$V_{OH} = 2.4V$ $V_{CC} = 5.25V$
Power Dissipation	PD	-	450	700	mW	
Input Capacitance R/W, RES, RS0, RS1, RS2, RS3, CS1, CS2, D0-D7, PA0-PA7, CA1, CA2, PB0-PB7	C <sub>IN</sub>			7	pF	$V_{CC} = 5.0V$ $V_{IN} = 0V$
CB1, CB2  \$\psi\$2 Input			_	10 20	pF pF	f = 1  MHz $T_A = 25^{\circ}\text{C}$
Output Capacitance	Cour		_	10	pF	

#### Notes:

- 1. All units are direct current (DC) except for capacitance.
- 2. Negative sign indicates outward current flow, positive indicates inward flow.
- 3. Typical values shown for  $V_{CC} = 5.0 V$  and  $T_A = 25 ^{\circ} C$ .

#### PACKAGE DIMENSIONS



Information furnished by Rockwell International Corporation is believed to be accurate and reliable. However, no responsibility is assumed by Rockwel International for its use, nor any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication of otherwise under any patent or patent rights of Rockwell International other than for circuitry embodied in a Rockwell product. Rockwell International reserves the right to change circuitry at any time without notice. This specification is subject to change without notice.

©Rockwell International Corporation 1984 All Rights Reserved Printed in U.S.A

#### SEMICONDUCTOR PRODUCTS DIVISION REGIONAL ROCKWELL SALES OFFICES

#### HOME OFFICE Semiconductor Products Division Rockwell International GmbH Semiconductor Products Division Rockwell International Rockwell International 10700 West Higgins Rd., Suite 102 Rosemont, Illinois 60018 (312) 297-8862 YOUR LOCAL REPRESENTATIVE 4311 Jamboree Road Fraunhoferstrasse 11 P O Box C, MS 501-300 Newport Beach, California 92658-8902 D-8033 Munchen-Martinsried TWX: 910 233-0179 (RI MED ROSM) West Germany (089) 857-6016 TLX: 0521/2650 rimd d Semiconductor Products Division Rockwell International 5001B Greentree (714) 833-4700 TWX: 910 591-1698 Semiconductor Products Division Executive Campus, Rt. 73 Rockwell International Heathrow House, Bath Rd. UNITED STATES Mariton, New Jersey 08053 (609) 596-0090 TWX: 710 940-1377 Semiconductor Products Division Rockwell International Cranford, Hounslow Middlesex, England (01) 759-2366 TLX: 851-25463 1842 Reynolds Irvine, California 92714 FAR EAST (714) 833-4655 Semiconductor Products Division Rockwell International Overseas Corp. TWX: 910 595-2518 Semiconductor Products Rockwell Collins Italiana S.P.A Via Boccaccio, 23 Semiconductor Products Division Itohpia Hirakawa-cho Bldg 7-6, 2-chome, Hirakawa-cho Chiyoda-ku, Tokyo 102, Japan Rockwell International 3375 Scott Blvd., Suite 410 Santa Clara, California 95051 (408) 980-1900 20123 Milano, Italy (02) 498.74.79 (03) 265-8806 TLX: 316582 RCIMIL 1 TLX: J22198 Semiconductor Products Division Rockwell Collins International Tai Sang Commercial Bldg., 11th Floor 24-34 Hennessy Rd. Rockwell International 921 Bowser Road Richardson, Texas 75080 (214) 996-6500 5/84 TLX: 73-307 TLX: 74071 HK



# R6551 ASYNCHRONOUS COMMUNICATIONS INTERFACE ADAPTER (ACIA)

#### DESCRIPTION

The Rockwell R6551 Asynchronous Communications Interface Adapter (ACIA) provides an easily implemented, program controlled interface between 8-bit microprocessor-based systems and serial communication data sets and modems.

The ACIA has an internal baud rate generator. This feature eliminates the need for multiple component support circuits, a crystal being the only other part required. The Transmitter baud rate can be selected under program control to be either 1 of 15 different rates from 50 to 19,200 baud, or at  $^{1}/_{16}$  times an external clock rate. The Receiver baud rate may be selected under program control to be either the Transmitter rate, or at  $^{1}/_{16}$  times the external clock rate. The ACIA has programmable word lengths of 5, 6, 7, or 8 bits; even, odd, or no parity; 1,  $^{1}/_{2}$ , or 2 stop bits.

The ACIA is designed for maximum programmed control from the microprocessor (MPU), to simplify hardware implementation. Three separate registers permit the MPU to easily select the R6551's operating modes and data checking parameters and determine operational status.


The Command Register controls parity, receiver echo mode, transmitter interrupt control, the state of the RTS line, receiver interrupt control, and the state of the DTR line.

The Control Register controls the number of stop bits, word length, receiver clock source, and baud rate.

The Status Register indicates the states of the IRO, DSR, and DCD lines, Transmitter and Receiver Data Registers, and Overrun, Framing, and Parity Error conditions.

The Transmitter and Receiver Data Registers are used for temporary data storage by the ACIA Transmit and Receiver circuits.

## ORDERING INFORMATION



#### **FEATURES**

- Compatible with 8-bit microprocessors
- Full duplex operation with buffered receiver and transmitter
- Data set/modem control functions
- Internal baud rate generator with 15 programmable baud rates (50 to 19,200)
- Program-selectable internally or externally controlled receiver rate
- Programmable word lengths, number of stop bits, and parity bit generation and detection
- Programmable interrupt control
- Program reset
- Program-selectable serial echo mode
- · Two chip selects
- · 2 or 1 MHz operation
- 5.0 Vdc ± 5% supply requirements
- · 28-pin plastic or ceramic DIP
- · Full TTL compatibility
- Compatible with R6500, R6500/\* and R65C00 microprocessors




Figure 1. R6551 ACIA Pin Configuration

Document No. 29651N90

Product Description Order No. 284 Rev. 2, March 1984

## Asynchronous Communications Interface Adapter (ACIA)




Figure 2. ACIA Internal Organization

#### **FUNCTIONAL DESCRIPTION**

A block diagram of the ACIA is presented in Figure 2 followed by a description of each functional element of the device.

#### **DATA BUS BUFFERS**

The Data Bus Buffer interfaces the system data lines to the internal data bus. The Data Bus Buffer is bi-directional. When the  $P/\overline{W}$  line is high and the chip is selected, the Data Bus Buffer passes the data from the system data lines to the ACIA internal data bus. When the  $P/\overline{W}$  line is low and the chip is selected, the Data Bus Buffer writes the data from the internal data bus to the system data bus.

#### INTERRUPT LOGIC

The Interrupt Logic will cause the IRQ line to the microprocessor to go low when conditions are met that require the attention of the microprocessor. The conditions which can cause an interrupt will set bit 7 and the appropriate bit of bits 3 through 6 in the Status Register, if enabled. Bits 5 and 6 correspond to the Data Carrier Detect (DCD) logic and the Data Set Ready (DSR) logic. Bits 3 and 4 correspond to the Receiver Data Register full and the Transmitter Data Register empty conditions. These conditions can cause an interrupt request if enabled by the Command Register.

#### I/O CONTROL

The I/O Control Logic controls the selection of internal registers in preparation for a data transfer on the internal data bus and the direction of the transfer to or from the register.

The registers are selected by the Receiver Select (RS1, RS0) and Read/Write (R/ $\overline{W}$ ) lines as described later in Table 1.

#### TIMING AND CONTROL

The Timing and Control logic controls the timing of data transfers on the internal data bus and the registers, the Data Bus Buffer, and the microprocessor data bus, and the hardware reset features.

Timing is controlled by the system \$2 clock input. The chip will perform data transfers to or from the microcomputer data bus during the \$2 high period when selected.

All registers will be initialized by the Timing and Control Logic when the Reset (RES) line goes low. See the individual register description for the state of the registers following a hardware reset.

#### TRANSMITTER AND RECEIVER DATA REGISTERS

These registers are used as temporary data storage for the ACIA Transmit and Receive Circuits. Both the Transmitter and Receiver are selected by a Register Select 0 (RS0) and Register Select 1 (RS1) low condition. The Read/Write (RW) line determines which actually uses the internal data bus; the Transmitter Data Register is write only and the Receiver Data Register is read only.

Bit 0 is the first bit to be transmitted from the Transmitter Data Register (least significant bit first). The higher order bits follow in order. Unused bits in this register are "don't care".

The Receiver Data Register holds the first received data bit in bit 0 (least significant bit first). Unused high-order bits are "0". Parity bits are not contained in the Receiver Data Register. They are stripped off after being used for parity checking.

## Asynchronous Communications Interface Adapter (ACIA)

#### STATUS REGISTER

The Status Register indicates the state of interrupt conditions and other non-interrupt status lines. The interrupt conditions are the Data Set Ready, Data Carrier Detect, Transmitter Data Register Empty and Receiver Data Register Full as reported in bits 6 through 3, respectively. If any of these bits are set, the Interrupt (IRQ) indicator (bit 7) is also set. Overrun, Framing Error, and Parity Error are also reported (bits 2 through 0 respectively).

52	7	6	5	4	3	2	1	0
Commence of the last	IRQ	DSR	DCD	TDRE	RDRE	OVRN	FE	PE

Dit / Interrupt (inter	Bit	7	Interrupt	(IRQ)
------------------------	-----	---	-----------	-------

0 No interrupt

1

Interrupt has occurred

#### Bit 6 Data Set Ready (DSR)

0 DSR low (ready)

1 DSR high (not ready)

#### Bit 5 Data Carrier Detect (DCD)

0 DCD low (detected)

1 DCD high (not detected)

#### Bit 4 Transmitter Data Register Empty

0 Not empty

1 Empty

#### Bit 3 Receiver Data Register Full

0 Not full

Full

#### Bit 2 Overrun\*

0 No overrun

Overrun has occurred

#### Bit 1 Framing Error\*

0 No framing error

1 Framing error detected

#### Bit 0 Parity Error\*

0 No parity error

Parity error detected

#### Reset Initialization

7	6	5	4	3	2	1	0	
0	-	-	1	0	0	0	0	Hardware reset
_	-	-	-	-	0	-	-	Program reset

# Parity Error (Bit 0), Framing Error (Bit 1), and Overrun (2)

None of these bits causes a processor interrupt to occur, but they are normally checked at the time the Receiver Data Register is read so that the validity of the data can be verified. These bits are self clearing (i.e., they are automatically cleared after a read of the Receiver Data Register).

#### Receiver Data Register Full (Bit 3)

This bit goes to a 1 when the ACIA transfers data from the Receiver Shift Register to the Receiver Data Register, and goes to a 0 (is cleared) when the processor reads the Receiver Data Register.

#### Transmitter Data Register Empty (Bit 4)

This bit goes to a 1 when the ACIA transfers data from the Transmitter Data Register to the Transmitter Shift Register, and goes to a 0 (is cleared) when the processor writes new data onto the Transmitter Data Register.

# Data Carrier Detect (Bit 5) and Data Set Ready (Bit 6)

These bits reflect the levels of the DCD and DSR inputs to the ACIA. A 0 indicates a low level (true condition) and a 1 indicates a high level (false). Whenever either of these inputs change state, an immediate processor interrupt (IRQ) occurs, unless bit 1 of the Command Register (IRD) is set to a 1 to disable IRQ. When the interrupt occurs, the status bits indicate the levels of the inputs immediately after the change of state occurred. Subsequent level changes will not affect the status bits until the Status Register is interrogated by the processor. At that time, another interrupt will immediately occur and the status bits reflect the new input levels. These bits are not automatically cleared (or reset) by an internal operation.

#### Interrupt (Bit 7)


This bit goes to a 1 whenever an interrupt condition occurs and goes to a 0 (is cleared) when the Status Register is read.

<sup>\*</sup>No interrupt occurs for these conditions

## Asynchronous Communications Interface Adapter (ACIA)

#### CONTROL REGISTER

The Control Register selects the desired baud rate, frequency source, word length, and the number of stop bits.



#### Bit 7 Stop Bit Number (SBN)

1 Stop bit 0 1

2 Stop bits 11/2 Stop bits

For WL = 5 and no parity

1 Stop bit

For WL = 8 and parity

#### Bits 6-5 Word Length (WL)

6	5_	No. Bit
0	0	8
0	1	7
1	0	6
1	1	5

#### Bit 4 Receiver Clock Source (RCS)

0 External receiver clock

Baud rate

Bits	3-0	Sele	cted	Baud Rate (SBR)
3	2	1	0	Baud
0	0	0	0	16x External Clock
0	0	0	1	50
0	0	1	0	75
0	0	1	1	109.92
0	1	0	0	134.58
0	1	0	1	150
0	1	1	0	300
0	1	1	1	600
1	0	0	0	1200
1	0	0	1	1800
1	0	1	0	2400
1	0	1	1	3600
1	1	0	0	4800
1	1	0	1	7200
1	1	1	0	9600
1	1	1	1	19,200

#### Reset Initialization

7	6	5	4	3	2	1	0
10	To	0	0	10	10	To	10

0	0	0	0	0	0	0	0	Hardware	rese
_	-	_	-		_	-	-	Program	reset

reset (RES)

#### Selected Baud Rate (Bits 0, 1, 2, 3)

These bits select the Transmitter baud rate, which can be at 1/16 an external clock rate or one of 15 other rates controlled by the internal baud rate generator.

If the Receiver clock uses the same baud rate as the transmitter. then RxC becomes an output and can be used to slave other circuits to the ACIA. Figure 3 shows the Transmitter and Receiver layout.




Figure 3. Transmitter/Receiver Clock Circuits

#### Receiver Clock Source (Bit 4)

This bit controls the clock source to the Receiver. A 0 causes the Receiver to operate at a baud rate of 1/16 an external clock. A 1 causes the Receiver to operate at the same baud rate as is selected for the transmitter.

#### Word Length (Bits 5, 6)

These bits determine the word length to be used (5, 6, 7 or 8

#### Stop Bit Number (Bit 7)

This bit determines the number of stop bits used. A 0 always indicates one stop bit. A 1 indicates 11/2 stop bits if the word length is 5 with no parity selected, 1 stop bit if the word length is 8 with parity selected, or 2 stop bits in all other configurations.

## Asynchronous Communications Interface Adapter (ACIA)

#### COMMAND REGISTER

The Command Register controls specific modes and functions.

	7	6	5	4	3	2	1	0
	PN	IC	DME	DEM		IC	IDD	DTR
PI	MC1	PMC0	PME	REM		TICO	IND	UIN

Bits	7-6	Parity Mode Control (PMC)
7	6	
$\frac{7}{0}$	0	Odd parity transmitted/received
0	1 .	Even parity transmitted/received
1	0	Mark parity bit transmitted
		Parity check disabled
1	1	Space parity bit transmitted
		Parity check disabled
В	it 5	Parity Mode Enabled (PME)
	0	Parity mode disabled
		No parity bit generated
		Parity check disabled
	1	Parity mode enabled
В	it 4	Receiver Echo Mode (REM)
	0	Receiver normal mode
	1	Receiver echo mode hits 2 and 3

0	Receiver normal mode
1	Receiver echo mode bits 2 and 3  Must be zero for receiver echo mode, RTS will be low.
D:4- 2 2	Transmitter Interrupt Control (TIC)

Interrupt Request Disabled (IRD)

Bits	3-2	Transmitter Interrupt Control (TIC)
3	2	
0	0	RTS = High, transmit interrupt disabled
0	1	RTS = Low, transmit interrupt enabled
1	0	RTS = Low, transmit interrupt disabled
1	1	RTS = Low, transmit interrupt disabled transmit break on TxD

1:	ing disabled
Bit 0	Data Terminal Ready (DTR)
0	Data terminal not ready (DTR high)
1	Data terminal ready (DTR low)

IRQ enabled

#### Reset Initialization

Bit 1

0

				3				
0	0	0	0	0	0	0	0	Hardware reset (RES)
-	-	-	0	0	0	0	0	Program reset

#### Data Terminal Ready (Bit 0)

This bit enables all selected interrupts and controls the state of the Data Terminal Ready ( $\overline{DTR}$ ) line. A 0 indicates the microcomputer system is not ready by setting the  $\overline{DTR}$  line high. A 1 indicates the microcomputer system is ready by setting the  $\overline{DTR}$  line low.

#### Receiver Interrupt Control (Bit 1)

This bit disables the Receiver from generating an interrupt when set to a 1. The Receiver interrupt is enabled when this bit is set to a 0 and Bit 0 is set to a 1.

#### Transmitter Interrupt Control (Bits 2, 3)

These bits control the state of the Ready to Send (RTS) line and the Transmitter interrupt.

#### Receiver Echo Mode (Bit 4)

A 1 enables the Receiver Echo Mode and a 0 enables the Receiver Echo Mode. When bit 4 is a 1, bits 2 and 3 must be 0. In the Receiver Echo Mode, the Transmitter returns each transmission received by the Receiver delayed by one-half bit time.

#### Parity Mode Enable (Bit 5)

This bit enables parity bit generation and checking. A 0 disables parity bit generation by the Transmitter and parity bit checking by the Receiver. A 1 bit enables generation and checking of parity bits.

#### Parity Mode Control (Bits 6, 7)

These bits determine the type of parity generated by the Transmitter, (even, odd, mark or space) and the type of parity check done by the Receiver (even, odd, or no check).

## Asynchronous Communications Interface Adapter (ACIA)

#### INTERFACE SIGNALS

Figure 4 shows the ACIA interface signals associated with the microprocessor and the modem.




Figure 4. ACIA Interface Diagram

#### MICROPROCESSOR INTERFACE

#### Reset (RES)

During system initialization a low on the RES input causes a hardware reset to occur. Upon reset, the Command Register and the Control Register are cleared (all bits set to 0). The Status Register is cleared with the exception of the indications of Data Set Ready and Data Carrier Detect, which are externally controlled by the DSR and DCD lines, and the transmitter Empty bit, which is set. RES must be held low for one \$2 clock cycle for a reset to occur.

#### Input Clock (Ø2)

The input clock is the system  $\emptyset$ 2 clock and clocks all data transfers between the system microprocessor and the ACIA.

#### Read/Write (R/W)

The  $R/\overline{W}$  input, generated by the microprocessor controls the direction of data transfers. A high on the  $R/\overline{W}$  pin allows the processor to read the data supplied by the ACIA, a low allows a write to the ACIA.

#### Interrupt Request (IRQ)

The  $\overline{IRQ}$  pin is an interrupt output from the interrupt control logic. It is an open drain output, permitting several devices to be connected to the common  $\overline{IRQ}$  microprocessor input. Normally a high level,  $\overline{IRQ}$  goes low when an interrupt occurs.

#### Data Bus (D0-D7)

The eight data line (D0-D7) pins transfer data between the processor and the ACIA. These lines are bi-directional and are normally high-impedance except during Read cycles when the ACIA is selected.

### Chip Selects (CS0, CS1)

The two chip select inputs are normally connected to the processor address lines either directly or through decoders. The ACIA is selected when CS0 is high and CS1 is low. When the ACIA is selected, the internal registers are addressed in accordance with the register select lines (RS0, RS1).

#### Register Selects (RS0, RS1)

The two register select lines are normally connected to the processor address lines to allow the processor to select the various ACIA internal registers. Table 1 shows the internal register select coding.

Table 1. ACIA Register Selection

		Register (	Operation
RS1	RS0	R/W = Low	R/W = High
L	L	Write Transmit Data Register	Read Receiver Data Register
L	Н	Programmed Reset (Data is "Don't Care")	Read Status Register
Н	L	Write Command Register	Read Command Register
Н	Н	Write Control Register	Read Control Register

Only the Command and Control registers can both be read and written. The programmed Reset operation does not cause any data transfer, but is used to clear bits 4 through 0 in the Command register and bit 2 in the Status Register. The Control Register is unchanged by a programmed Reset. It should be noted that the programmed Reset is slightly different from the hardware Reset (RES); refer to the register description.

## Asynchronous Communications Interface Adapter (ACIA)

#### ACIA/MODEM INTERFACE

#### Crystal Pins (XTLI, XTLO)

These pins are normally directly connected to the external crystal (1.8432 MHz) to derive the various baud rates. Alternatively, an externally generated clock can drive the XTLI pin, in which case the XTLO pin must float. XTLI is the input pin for the transmit clock.

#### Transmit Data (TxD)

The TxD output line transfers serial nonreturn-to-zero (NRZ) data to the modem. The least significant bit (LSB) of the Transmit Data Register is the first data bit transmitted and the rate of data transmission is determined by the baud rate selected or under control of an external clock. This selection is made by programming the Control Register.

#### Receive Data (RxD)

The RxD input line transfers serial NRZ data into the ACIA from the modem, LSB first. The receiver data rate is either the programmed baud rate or under the control of an externally generated receiver clock. The selection is made by programming the Control Register.

#### Receive Clock (RxC)

The RxC is a bi-directional pin which is either the receiver 16x clock input or the receiver 16x clock output. The latter mode results if the internal baud rate generator is selected for receiver data clocking.

#### Request to Send (RTS)

The  $\overline{RTS}$  output  $\overline{pin}$  controls the modem from the processor. The state of the  $\overline{RTS}$   $\overline{pin}$  is determined by the contents of the Command Register.

#### Clear to Send (CTS)

The CTS input pin controls the transmitter operation. The enable state is with CTS low. The transmitter is automatically disabled if CTS is high.

#### Data Terminal Ready (DTR)

This output pin indicates the status of the ACIA to the modem. A low on  $\overline{\text{DTR}}$  indicates the ACIA is enabled, a high indicates it is disabled. The processor controls this pin via bit 0 of the Command Register.

#### Data Set Ready (DSR)

The DSR input pin indicates to the ACIA the status of the modem. A low indicates the "ready" state and a high, "not-ready."

#### Data Carrier Detect (DCD)

The DCD input pin indicates to the ACIA the status of the carrierdetect output of the modem. A low indicates that the modem carrier signal is present and a high, that it is not.

# TRANSMITTER AND RECEIVER OPERATION

#### Continuous Data Transmit

In the normal operating mode, the interrupt request output ( $\overline{\text{IRQ}}$ ) signals when the ACIA is ready to accept the next data word to be transmitted. This interrupt occurs at the beginning of the Start Bit. When the processor reads the Status Register of the ACIA, the interrupt is cleared.

The processor must then identify that the Transmit Data Register is ready to be loaded and must then load it with the next data word. This must occur before the end of the Stop Bit, otherwise a continuous "MARK" will be transmitted. Figure 5 shows the continuous Data Transmit timing relationship.




Figure 5. Continuous Data Transmit

## Asynchronous Communications Interface Adapter (ACIA)

#### Continuous Data Receive

Similar to the Continuous Data Transmit case, the normal operation of this mode is to assert  $\overline{\text{IRQ}}$  when the ACIA has received a full data word. This occurs at about  $^9/_{16}$  point through the Stop Bit. The processor must read the Status Register and

read the data word before the next interrupt, otherwise the Overrun condition occurs. Figure 6 shows the continuous Data Receive Timing Relationship.




Figure 6. Continuous Data Receive

#### Transmit Data Register Not Loaded by Processor

If the processor is unable to load the Transmit Data Register in the allocated time, then the TxD line goes to the "MARK" condition until the data is loaded. IRQ interrupts continue to occur at the same rate as previously, except no data is transmitted.

When the processor finally loads new data, a Start Bit immediately occurs, the data word transmission is started, and another interrupt is initiated, signaling for the next data word. Figure 7 shows the timing relationship for this mode of operation.




Figure 7. Transmit Data Register Not Loaded by Processor

## Versatile Interface Adapter (VIA)

#### SHIFT REGISTER OPERATION

The Shift Register (SR) performs serial data transfers into and out of the CB2 pin under control of an internal modulo-8 counter. Shift pulses can be applied to the CB1 pin from an external source or, with the proper mode selection, shift pulses generated internally will appear on the CB1 pin for controlling external devices.

The control bits which select the various shift register operating modes are located in the Auxiliary Control Register. Figure 20 illustrates the configuration of the SR data bits and Figure 21 shows the SR control bits of the ACR.

#### SR Mode 0 - Disabled

Mode 0 disables the Shift Register. In this mode the microprocessor can write or read the SR and the SR will shift on each CB1 positive edge shifting in the value on CB2. In this mode the SR interrupt Flag is disabled (held to a logic 0).

#### SR Mode 1 — Shift In Under Control of T2

In mode 1, the shifting rate is controlled by the low order 8 bits of T2 (Figure 22). Shift pulses are generated on the CB1 pin to control shifting in external devices. The time between transitions of this output clock is a function of the system clock period and the contents of the low order T2 latch (N).




Figure 20. Shift Registers

The shifting operation is triggered by the read or write of the SR if the SR flag is set in the IFR. Otherwise the first shift will occur at the next time-out of T2 after a read or write of the SR. Data is shifted first into the low order bit of SR and is then shifted into the next higher order bit of the shift register on the negative-going edge of each clock pulse. The input data should change before the positive-going edge of the CB1 clock pulse. This data is shifted into the shift register during the \$\psi 2\$ clock cycle following the positive-going edge of the CB1 clock pulse. After 8 CB1 clock pulses, the shift register interrupt flag will set and \$\overline{IRQ}\$ will go low.

#### SR Mode 2 - Shift In Under \$2 Control

In mode 2, the shift rate is a direct function of the system clock frequency (Figure 23). CB1 becomes an output which generates shift pulses for controlling external devices. Timer 2 operates as an independent interval timer and has no effect on SR. The shifting operation is triggered by reading or writing the Shift Register. Data is shifted, first into bit 0 and is then shifted into the next higher order bit of the shift register on the trailing edge of each  $\phi$ 2 clock pulse. After 8 clock pulses, the shift register interrupt flag will be set, and the output clock pulses on CB1 will stop.




Figure 21. Shift Register Modes




Figure 22. SR Mode 1 - Shift In Under T2 Control

## Versatile Interface Adapter (VIA)

#### SR Mode 3 - Shift in Under CB1 Control

In mode 3, external pin CB1 becomes an input (Figure 24). This allows an external device to load the shift register at its own pace. The shift register counter will interrupt the processor each time 8 bits have been shifted in. However, the shift register counter does not stop the shifting operation; it acts simply as a pulse counter. Reading or writing the Shift Register resets the Interrupt Flag and initializes the SR counter to count another 8 pulses.

Note that the data is shifted during the first system clock cycle following the positive-going edge of the CB1 shift pulse. For this reason, data must be held stable during the first full cycle following CB1 going high.

SR Mode 4 — Shift Out Under T2 Control (Free-Run) Mode 4 is very similar to mode 5 in which the shifting rate is set by

T2. However, in mode 4 the SR Counter does not stop the shifting operation (Figure 25). Since the Shift Register bit 7 (SR7) is recirculated back into bit 0, the 8 bits loaded into the shift register will be clocked onto CB2 repetitively. In this mode the shift register counter is disabled.

#### SR Mode 5 - Shift Out Under T2 Control

In mode 5, the shift rate is controlled by T2 (as in mode 4). The shifting operation is triggered by the read or write of the SR if the SR flag is set in the IFR (Figure 26). Otherwise the first shift will occur at the next time-out of T2 after a read or write of the SR. However, with each read or write of the shift register the SR Counter is reset and 8 bits are shifted onto CB2. At the same time, 8 shift pulses are generated on CB1 to control shifting in external devices. After the 8 shift pulses, the shifting is disabled, the SR Interrupt Flag is set and CB2 remains at the last data level.




Figure 23. SR Mode 2 - Shift In Center  $\phi 2$  Control




Figure 24. SR Mode 3 - Shift In Under CB1 Control




Figure 25. SR Mode 4 - Shift Our Under T2 Control (Free-Run)

## Versatile Interface Adapter (VIA)

### SR Mode 6 — Shift Out Under $\phi2$ Control

In mode 6, the shift rate is controlled by the  $\varphi2$  system clock (Figure 27).

#### SR Mode 7 - Shift Out Under CB1 Control

In mode 7, shifting is controlled by pulses applied to the CB1 pin by an external device (Figure 28). The SR counter sets the SR

Interrupt Flag each time it counts 8 pulses but it does not disable the shifting function. Each time the microprocessor, writes or reads the shift register, the SR Interrupt Flag is reset and the SR counter is initialized to begin counting the next 8 shift pulses on pin CB1. After 8 shift pulses, the Interrupt Flag is set. The microprocessor can then load the shift register with the next byte of data.




Figure 26. SR Mode 5 - Shift Out Under T2 Control




Figure 27. SR Mode 6 — Shift Out Under  $\phi$ 2 Control




Figure 28. SR Mode 7 - Shift Out Under CB1 Control

## Versatile Interface Adapter (VIA)

#### Interrupt Operation

Controlling interrupts within the R6522 involves three principal operations. These are flagging the interrupts, enabling interrupts and signaling to the processor that an active interrupt exists within the chip. Interrupt flags are set in the Interrupt Flag Register (IFR) by conditions detected within the R6522 or on inputs to the R6522. These flags normally remain set until the interrupt has been serviced. To determine the source of an interrupt, the microprocessor must examine these flags in order, from highest to lowest priority.

Associated with each interrupt flag is an interrupt enable bit in the Interrupt Enable Register (IER). This can be set or cleared by the processor to enable interrupting the processor from the corresponding interrupt flag. If an interrupt flag is set to a logic 1 by an interrupting condition, and the corresponding interrupt enable bit is set to a 1, the Interrupt Request Output ( $\overline{\text{IRQ}}$ ) will go low.  $\overline{\overline{\text{IRQ}}}$  is an "open-collector" output which can be "wire-OR'ed" with other devices in the system to interrupt the processor.

#### Interrupt Flag Register (IFR)

In the R6522, all the interrupt flags are contained in one register, i.e., the IFR (Figure 29). In addition, bit 7 of this register will be read as a logic 1 when an interrupt exists within the chip. This allows very convenient polling of several devices within a system to locate the source of an interrupt.

The Interrupt Flag Register (IRF) may be read directly by the processor. In addition, individual flag bits may be cleared by writing a "1" into the appropriate bit of the IFR. When the proper chip select and register signals are appplied to the chip, the contents of this register are placed on the data bus. Bit 7 indicates the




Figure 29. Interrupt Flag Register (IFR)

status of the  $\overline{\text{IRQ}}$  output. This bit corresponds to the logic function:  $\overline{\text{IRQ}} = \text{IFR6} \times \text{IER6} + \text{IFR5} \times \text{IER5} + \text{IFR4} \times \text{IER4} + \text{IFR3} \times \text{IER3} + \text{IFR2} \times \text{IER2} + \text{IFR1} \times \text{IER1} + \text{IFR0} \times \text{IER0}.$ 

#### Note:

× = logic AND, + = Logic OR.

The IFR bit 7 is not a flag. Therefore, this bit is not directly cleared by writing a logic 1 into it. It can only be cleared by clearing all the flags in the register or by disabling all the active interrupts as discussed in the next section.

#### Interrupt Enable Register (IER)

For each interrupt flag in IFR, there is a corresponding bit in the Interrupt Enable Register (IER) (Figure 30). Individual bits in the IER can be set or cleared to facilitate controlling individual interrupts without affecting others. This is accomplished by writing to the (IER) after bit 7 set or cleared to, in turn, set or clear selected enable bits. If bit 7 of the data placed on the system data bus during this write operation is a 0, each 1 in bits 6 through 0 clears the corresponding bit in the Interrupt Enable Register. For each zero in bits 6 through 0, the corresponding bit is unaffected.

Selected bits in the IER can be set by writing to the IER with bit 7 in the data word set to a 1. In this case, each 1 in bits 6 through 0 will set the corresponding bit. For each zero, the corresponding bit will be unaffected. This individual control of the setting and clearing operations allows very convenient control of the interrupts during system operation.

In addition to setting and clearing IER bits, the contents of this register can be read at any time. Bit 7 will be read as a logic 1, however.




Figure 30. Interrupt Enable Register (IER)

# Versatile Interface Adapter (VIA)

## PERIPHERAL INTERFACE CHARACTERISTICS

Symbol	Characteristic	Min.	Max.	Unit	Figure
t <sub>r</sub> , t <sub>f</sub>	Rise and Fall Time for CA1, CB1, CA2 and CB2 Input Signals	_	1.0	μS	_
t <sub>CA2</sub>	Delay Time, Clock Negative Transition to CA2 Negative Transition (read handshake or pulse mode)		1.0	μS	31a, 31b
t <sub>RS1</sub>	Delay Time, Clock Negative Transition to CA2 Positive Transition (pulse mode)		1.0	μS	31a
t <sub>RS2</sub>	Delay Time, CA1 Active Transition to CA2 Positive Transition (handshake mode)	_	2.0	μS	31b
t <sub>whs</sub>	Delay Time, Clock Positive Transition to CA2 or CB2 Negative Transition (write handshake)	0.05	1.0	μS	31c, 31d
t <sub>DS</sub>	Delay Time, Peripheral Data Valid to CB2 Negative Transition	0.20	1.5	μS	31c, 31d
t <sub>AS3</sub>	Delay Time, Clock Positive Transition to CA2 or CB2 Positive Transition (pulse mode)	_	1.0	μS	31c
t <sub>RS4</sub>	Delay Time, CA1 or CB1 Active Transition to CA2 or CB2 Positive Transition (handshake mode)		2.0	μS	31d
t <sub>21</sub>	Delay Time Required from CA2 Output to CA1 Active Transition (handshake mode)	400	_	ns	31d
t <sub>IL</sub>	Setup Time, Peripheral Data Valid to CA1 or CB1 Active Transition (input latching)	300	_	ns	31e
t <sub>AL</sub>	CA1, CB1 Setup Prior to Transition to Arm Latch	300	_	ns	31e
t <sub>PDH</sub>	Peripheral Data Hold After CA1, CB1 Transition	150	_	ns	31e
t <sub>SR1</sub>	Shift-Out Delay Time — Time from $\phi_2$ Falling Edge to CB2 Data Out		300	ns	31f
t <sub>SR2</sub>	Shift-In Setup Time — Time from CB2 Data In to $\phi_2$ Rsing Edge	300	_	ns	31g
t <sub>SR3</sub>	External Shift Clock (CB1) Setup Time Relative to $\phi_2$ Trailing Edge	100	T <sub>CY</sub>	ns	31g
$t_{\text{IPW}}$	Pulse Width PB6 Input Pulse	2 x T <sub>CY</sub>	_		31i
t <sub>ICW</sub>	Pulse Width — CB1 Input Clock	2 x T <sub>CY</sub>	_		31h
t <sub>IPS</sub>	Pulse Spacing — PB6 Input Pulse	2 x T <sub>CY</sub>			31i
t <sub>ICS</sub>	Pulse Spacing — CB1 Input Pulse	2 x T <sub>CY</sub>			31h




Figure 31a. CA2 Timing for Read Handshake, Pulse Mode




Figure 31b. CA2 Timing for Read Handshake, Handshake Mode




Figure 31c. CA2, CB2 Timing for Write Handshake, Pulse Mode




Figure 31d. CA2, CB2 Timing for Write Handshake, Handshake Mode




Figure 31e. Peripheral Data Input Latching Timing




Figure 31f. Timing for Shift Out with Internal or External Shift Clocking




Figure 31g. Timing for Shift in with Internal or External Shift Clocking




Figure 31h. External Shift Clock Timing




Figure 31i. Pulse Count Input Timing

## Klokhuis Vierlingkaart


## R6522


# Versatile Interface Adapter (VIA)

## **BUS TIMING CHARACTERISTICS**

		R6522	(1 MHz)	R6522A			
Parameter	Symbol	Min.	Max.	Min.	Max.	Unit	
EAD TIMING							
Cycle Time	T <sub>CY</sub>	1	10	0.5	10	μS	
Address Set-Up Time	T <sub>ACR</sub>	180	_	90	_	ns	
Address Hold Time	T <sub>CAR</sub>	0		0		ns	
Peripheral Data Set-Up Time	T <sub>PCR</sub>	300	_	150	_	ns	
Data Bus Delay Time	T <sub>CDR</sub>	-	365	_	190	ns	
Data Bus Hold Time	T <sub>HB</sub>	10		10	_	ns	
Cycle Time	T <sub>CY</sub>	470		235		1	
RITE TIMING	Т	1	10	0.50	10	μS	
φ2 Pulse width	T <sub>C</sub>			-		ns	
Address Set-Up Time	T <sub>ACW</sub>	180		90		ns	
Address Hold Time	T <sub>CAW</sub>	0		0		ns	
R/W Set-Up Time	T <sub>WCW</sub>	180		90		ns	
R/W Hold Time	T <sub>CWW</sub>	0		0	_	ns	
Data Bus Set-Up Time	T <sub>DCW</sub>	200	paren	90		ns	
Data Bus Hold Time	T <sub>HW</sub>	10	_	10	_	ns	
Peripheral Data Delay Time	T <sub>CPW</sub>		1.0		0.5	μS	
Peripheral Data Delay Time to CMOS Levels	Тсмоѕ	_	2.0	_	1.0	μS	
Note: $t_B$ and $t_E = 10$ to 30 ns.							

#### **BUS TIMING WAVEFORMS**





## Versatile Interface Adapter (VIA)

#### **ABSOLUTE MAXIMUM RATINGS\***

Parameter	Symbol	Value	Unit
Supply Voltage	V <sub>CC</sub>	-0.3 to -7.0	Vdc
Input Voltage	V <sub>IN</sub>	-0.3 to $+7.0$	Vdc
Operating Temperature Commercial Industrial	TA	0 to +70 -40 to +85	°C
Storage Temperature	T <sub>STG</sub>	-55 to +150	°C

\*NOTE: Stresses above those listed under ABSOLUTE MAX-IMUM RATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the other sections of this document is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

#### OPERATING CONDITIONS

Parameter	Symbol	Value
Supply Voltage	V <sub>cc</sub>	5V ±5%
Temperature Range Commercial	TA	0°C to 70°C

#### DC CHARACTERISTICS


( $V_{CC}$  = 5.0 Vdc  $\pm$ 5%,  $V_{SS}$  = 0,  $T_A$  =  $T_L$  to  $T_H$ , unless otherwise noted)

Parameter	Symbol	Min.	Typ.3	Max.	Unit	Test Conditions
Input High Voltage	V <sub>IH</sub>	2.4	_	V <sub>CC</sub>	V	
Input Low Voltage	V <sub>IL</sub>	-0.3	_	0.4	V	
Input Leakage Current R/W, RES, RS0, RS1, RS2, RS3, CS1, CS2, CA1, Ø2	I <sub>IN</sub>		±1	± 2.5	μА	$V_{IN} = 0V \text{ to } 5.25V$ $V_{CC} = 0V$
Input Leakage Current for Three-State Off D0-D07	I <sub>TSI</sub>	-	±2	± 10	μΑ	$V_{IN} = 0.4V \text{ to } 2.4V$ $V_{CC} = 5.25V$
Input High Current PA0-PA7, CA2, PB0-PB7, CB1, CBS	I <sub>IH</sub>	- 100	- 200	NAME OF THE PERSON	μА	$V_{IN} = 2.4V$ $V_{CC} = 5.25V$
Input Low Current PA0-PA7, CA2, PB0-PB7, CB1, CB2	I <sub>IL</sub>		-0.9	- 1.8	mA	$V_{IL} = 0.4V$ $V_{CC} = 5.25V$
Output High Voltage All outputs PB0-PB7, CB2 (Darlington Drive)	V <sub>OH</sub>	2.4 1.5		_	V	$V_{CC} = 4.75V$ $I_{LOAD} = -100 \mu A$ $I_{LOAD} = -1.0 mA$
Output Low Voltage	V <sub>OL</sub>	_		0.4	V	$V_{CC} = 4.75V$ $I_{LOAD} = 1.6 \text{ mA}$
Output High Current (Sourcing) Logic PB0-PB7, CB2 (Darlington Drive)	ГОН	- 100 - 1.0	- 1000 - 2.5	 - 10	μA mA	V <sub>OH</sub> = 2.4V V <sub>OH</sub> = 1.5V
Output Low Current (Sinking)	loL	1.6	_	_	mA	$V_{OL} = 0.4V$
Output Leakage Current (Off State)	OFF	No.	4	± 10	μА	$V_{OH} = 2.4V$ $V_{CC} = 5.25V$
Power Dissipation	PD		450	700	mW	
Input Capacitance R/W, RES, RS0, RS1, RS2, RS3, CS1, CS2, D0-D7, PA0-PA7, CA1, CA2, PB0-PB7	C <sub>IN</sub>		-	7	pF	$V_{CC} = 5.0V$ $V_{IN} = 0V$
CB1, CB2 \$\psi_2\$ Input			_	10 20	pF pF	f = 1 MHz T <sub>A</sub> = 25°C
Output Capacitance	C <sub>OUT</sub>		_	10	pF	

### Notes:

- 1. All units are direct current (DC) except for capacitance.
- 2. Negative sign indicates outward current flow, positive indicates inward flow.
- 3. Typical values shown for  $V_{CC} = 5.0 V$  and  $T_A = 25 ^{\circ} C$ .

#### PACKAGE DIMENSIONS



Information furnished by Rockwell International Corporation is believed to be accurate and reliable. However, no responsibility is assumed by Rockwel International for its use, nor any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication of otherwise under any patent or patent rights of Rockwell International other than for circuitry embodied in a Rockwell product. Rockwell International reserves the right to change circuitry at any time without notice. This specification is subject to change without notice.

©Rockwell International Corporation 1984 All Rights Reserved Printed in U.S.A

#### SEMICONDUCTOR PRODUCTS DIVISION REGIONAL ROCKWELL SALES OFFICES

#### HOME OFFICE Semiconductor Products Division Semiconductor Products Division Rockwell International Semiconductor Products Division Rockwell International GmbH Rockwell International 10700 West Higgins Rd., Suite 102 Rosemont, Illinois 60018 (312) 297-8862 YOUR LOCAL REPRESENTATIVE 4311 Jamboree Road Fraunhoferstrasse 11 P.O. Box C, MS 501-300 Newport Beach, California 92658-8902 D-8033 Munchen-Martinsried TWX 910 233-0179 (RI MED ROSM) West Germany (089) 857-6016 TLX: 0521/2650 rimd d Semiconductor Products Division (714) 833-4700 Rockwell International 5001B Greentree TWX: 910 591-1698 Executive Campus, Rt. 73 Marlton, New Jersey 08053 (609) 596-0090 TWX: 710 940-1377 Semiconductor Products Division Rockwell International UNITED STATES Heathrow House, Bath Rd. Semiconductor Products Division Rockwell International Cranford, Hounslov Middlesex, England (01) 759-2366 TLX: 851-25463 1842 Reynolds Irvine, California 92714 FAR EAST (714) 833-4655 Semiconductor Products Division Rockwell International Overseas Corp. TWX: 910 595-2518 Semiconductor Products Rockwell Collins Italiana S.P.A. Via Boccaccio, 23 Hockwell International Oversea Itohpia Hirakawa-cho Bldg. 7-6, 2-chome, Hirakawa-cho Chiyoda-ku, Tokyo 102, Japan (03) 265-8806 TLX: J22198 Semiconductor Products Division Rockwell International 3375 Scott Blvd., Suite 410 Santa Clara, California 95051 (408) 980-1900 20123 Milano, Italy (02) 498.74.79 TLX: 316562 RCIMIL 1 Semiconductor Products Division Rockwell Collins International Tai Sang Commercial Bldg , 11th Floor 24-34 Hennessy Rd. Rockwell International 921 Bowser Road Richardson, Texas 75080 (214) 996-6500 5/84 TLX: 73-307 TLX: 74071 HK



# R6551 ASYNCHRONOUS COMMUNICATIONS INTERFACE ADAPTER (ACIA)

#### DESCRIPTION

The Rockwell R6551 Asynchronous Communications Interface Adapter (ACIA) provides an easily implemented, program controlled interface between 8-bit microprocessor-based systems and serial communication data sets and modems.

The ACIA has an internal baud rate generator. This feature eliminates the need for multiple component support circuits, a crystal being the only other part required. The Transmitter baud rate can be selected under program control to be either 1 of 15 different rates from 50 to 19,200 baud, or at  $^{1}/_{16}$  times an external clock rate. The Receiver baud rate may be selected under program control to be either the Transmitter rate, or at  $^{1}/_{16}$  times the external clock rate. The ACIA has programmable word lengths of 5, 6, 7, or 8 bits; even, odd, or no parity; 1,  $^{1}/_{2}$ , or 2 stop bits.

The ACIA is designed for maximum programmed control from the microprocessor (MPU), to simplify hardware implementation. Three separate registers permit the MPU to easily select the R6551's operating modes and data checking parameters and determine operational status.


The Command Register controls parity, receiver echo mode, transmitter interrupt control, the state of the  $\overline{\text{RTS}}$  line, receiver interrupt control, and the state of the  $\overline{\text{DTR}}$  line.

The Control Register controls the number of stop bits, word length, receiver clock source, and baud rate.

The Status Register indicates the states of the IRQ, DSR, and DCD lines, Transmitter and Receiver Data Registers, and Overrun, Framing, and Parity Error conditions.

The Transmitter and Receiver Data Registers are used for temporary data storage by the ACIA Transmit and Receiver circuits.

## **ORDERING INFORMATION**



#### **FEATURES**

- Compatible with 8-bit microprocessors
- Full duplex operation with buffered receiver and transmitter
- Data set/modem control functions
- Internal baud rate generator with 15 programmable baud rates (50 to 19,200)
- Program-selectable internally or externally controlled receiver rate
- Programmable word lengths, number of stop bits, and parity bit generation and detection
- · Programmable interrupt control
- Program reset
- Program-selectable serial echo mode
- · Two chip selects
- 2 or 1 MHz operation
- 5.0 Vdc ± 5% supply requirements
- · 28-pin plastic or ceramic DIP
- · Full TTL compatibility
- Compatible with R6500, R6500/\* and R65C00 microprocessors




Figure 1. R6551 ACIA Pin Configuration

Document No. 29651N90

Product Description Order No. 284 Rev. 2, March 1984

## Asynchronous Communications Interface Adapter (ACIA)




Figure 2. ACIA Internal Organization

#### **FUNCTIONAL DESCRIPTION**

A block diagram of the ACIA is presented in Figure 2 followed by a description of each functional element of the device.

#### **DATA BUS BUFFERS**

The Data Bus Buffer interfaces the system data lines to the internal data bus. The Data Bus Buffer is bi-directional. When the  $R/\overline{W}$  line is high and the chip is selected, the Data Bus Buffer passes the data from the system data lines to the ACIA internal data bus. When the  $R/\overline{W}$  line is low and the chip is selected, the Data Bus Buffer writes the data from the internal data bus to the system data bus.

#### INTERRUPT LOGIC

The Interrupt Logic will cause the IRQ line to the microprocessor to go low when conditions are met that require the attention of the microprocessor. The conditions which can cause an interrupt will set bit 7 and the appropriate bit of bits 3 through 6 in the Status Register, if enabled. Bits 5 and 6 correspond to the Data Carrier Detect (DCD) logic and the Data Set Ready (DSR) logic. Bits 3 and 4 correspond to the Receiver Data Register full and the Transmitter Data Register empty conditions. These conditions can cause an interrupt request if enabled by the Command Register.

#### I/O CONTROL

The I/O Control Logic controls the selection of internal registers in preparation for a data transfer on the internal data bus and the direction of the transfer to or from the register.

The registers are selected by the Receiver Select (RS1, RS0) and Read/Write (R/ $\overline{W}$ ) lines as described later in Table 1.

#### TIMING AND CONTROL

The Timing and Control logic controls the timing of data transfers on the internal data bus and the registers, the Data Bus Buffer, and the microprocessor data bus, and the hardware reset features.

Timing is controlled by the system  $\beta 2$  clock input. The chip will perform data transfers to or from the microcomputer data bus during the  $\beta 2$  high period when selected.

All registers will be initialized by the Timing and Control Logic when the Reset (RES) line goes low. See the individual register description for the state of the registers following a hardware reset.

#### TRANSMITTER AND RECEIVER DATA REGISTERS

These registers are used as temporary data storage for the ACIA Transmit and Receive Circuits. Both the Transmitter and Receiver are selected by a Register Select 0 (RS0) and Register Select 1 (RS1) low condition. The Read/Write ( $R\overline{W}$ ) line determines which actually uses the internal data bus; the Transmitter Data Register is write only and the Receiver Data Register is read only.

Bit 0 is the first bit to be transmitted from the Transmitter Data Register (least significant bit first). The higher order bits follow in order. Unused bits in this register are "don't care".

The Receiver Data Register holds the first received data bit in bit 0 (least significant bit first). Unused high-order bits are "0". Parity bits are not contained in the Receiver Data Register. They are stripped off after being used for parity checking.

## Asynchronous Communications Interface Adapter (ACIA)

#### STATUS REGISTER

The Status Register indicates the state of interrupt conditions and other non-interrupt status lines. The interrupt conditions are the Data Set Ready, Data Carrier Detect, Transmitter Data Register Empty and Receiver Data Register Full as reported in bits 6 through 3, respectively. If any of these bits are set, the Interrupt (IRQ) indicator (bit 7) is also set. Overrun, Framing Error, and Parity Error are also reported (bits 2 through 0 respectively).



Bit 7	Interrupt	(IRQ)
-------	-----------	-------

0 No interrupt

1

Interrupt has occurred

#### Bit 6 Data Set Ready (DSR)

0 DSR low (ready)

1 DSR high (not ready)

#### Bit 5 Data Carrier Detect (DCD)

0 DCD low (detected)

1 DCD high (not detected)

#### Bit 4 Transmitter Data Register Empty

0 Not empty

1 Empty

#### Bit 3 Receiver Data Register Full

0 Not full

1 Full

#### Bit 2 Overrun\*

0 No overrun

Overrun has occurred

#### Bit 1 Framing Error\*

0 No framing error

1 Framing error detected

#### Bit 0 Parity Error\*

0 No parity error

1 Parity error detected

#### Reset Initialization

7	6	5	4	3	2	1	0	
0	-		1	0	0	0	0	Hardware reset
_	-	_	-	-	0	-	-	Program reset

# Parity Error (Bit 0), Framing Error (Bit 1), and Overrun (2)

None of these bits causes a processor interrupt to occur, but they are normally checked at the time the Receiver Data Register is read so that the validity of the data can be verified. These bits are self clearing (i.e., they are automatically cleared after a read of the Receiver Data Register).

#### Receiver Data Register Full (Bit 3)

This bit goes to a 1 when the ACIA transfers data from the Receiver Shift Register to the Receiver Data Register, and goes to a 0 (is cleared) when the processor reads the Receiver Data Register.

#### Transmitter Data Register Empty (Bit 4)

This bit goes to a 1 when the ACIA transfers data from the Transmitter Data Register to the Transmitter Shift Register, and goes to a 0 (is cleared) when the processor writes new data onto the Transmitter Data Register.

# Data Carrier Detect (Bit 5) and Data Set Ready (Bit 6)

These bits reflect the levels of the DCD and DSR inputs to the ACIA. A 0 indicates a low level (true condition) and a 1 indicates a high level (false). Whenever either of these inputs change state, an immediate processor interrupt (IRQ) occurs, unless bit 1 of the Command Register (IRD) is set to a 1 to disable IRQ. When the interrupt occurs, the status bits indicate the levels of the inputs immediately after the change of state occurred. Subsequent level changes will not affect the status bits until the Status Register is interrogated by the processor. At that time, another interrupt will immediately occur and the status bits reflect the new input levels. These bits are not automatically cleared (or reset) by an internal operation.

### Interrupt (Bit 7)


This bit goes to a 1 whenever an interrupt condition occurs and goes to a 0 (is cleared) when the Status Register is read.

<sup>\*</sup>No interrupt occurs for these conditions

## Asynchronous Communications Interface Adapter (ACIA)

#### CONTROL REGISTER

The Control Register selects the desired baud rate, frequency source, word length, and the number of stop bits.



#### Bit 7 Stop Bit Number (SBN)

1 Stop bit 0 1

2 Stop bits

11/2 Stop bits

For WL = 5 and no parity

1 1 Stop bit

For WL = 8 and parity

#### Bits 6-5 Word Length (WL) No. Bits

5	NO. BIL
0	8
1	7
0	6
1	5
	0 1 0 1

#### Bit 4 Receiver Clock Source (RCS)

External receiver clock 0

Baud rate

#### Rite 3-0 Selected Raud Rate (SRR)

DIES	3-0	Sele	ctea	Baug Rate (SBR)		
3	2	1	0	Baud		
0	0	0	0	16x External Clock		
0	0	0	1	50		
0	0	1	0	75		
0	0	1	1	109.92		
0	1	0	0	134.58		
0	1	0	1	150		
0	1	1	0	300		
0	1	1	1	600		
1	0	0	0	1200		
1	0	0	1	1800		
1	0	1	0	2400		
1	0	1	1	3600		
1	1	0	0	4800		
1	1	0	1	7200		
1	1	1	0	9600		
1	4	1	1	19 200		

#### Reset Initialization

7	6	5	4	3	2	1	0
---	---	---	---	---	---	---	---

0	0	0	0	0	0	0	0	Hardware reset (RES)
-	-	_	-	_	-	-	-	Program reset

#### Selected Baud Rate (Bits 0, 1, 2, 3)

These bits select the Transmitter baud rate, which can be at 1/16 an external clock rate or one of 15 other rates controlled by the internal baud rate generator.

If the Receiver clock uses the same baud rate as the transmitter. then RxC becomes an output and can be used to slave other circuits to the ACIA. Figure 3 shows the Transmitter and Receiver layout.




Figure 3. Transmitter/Receiver Clock Circuits

#### Receiver Clock Source (Bit 4)

This bit controls the clock source to the Receiver. A 0 causes the Receiver to operate at a baud rate of 1/16 an external clock. A 1 causes the Receiver to operate at the same baud rate as is selected for the transmitter.

#### Word Length (Bits 5, 6)

These bits determine the word length to be used (5, 6, 7 or 8

#### Stop Bit Number (Bit 7)

This bit determines the number of stop bits used. A 0 always indicates one stop bit. A 1 indicates 11/2 stop bits if the word length is 5 with no parity selected, 1 stop bit if the word length is 8 with parity selected, or 2 stop bits in all other configurations.

## Asynchronous Communications Interface Adapter (ACIA)

#### COMMAND REGISTER

The Command Register controls specific modes and functions.

7	6	5	4	3	2	1	0
PMC		DME	DEM	Т	IC	IDD	DTR
PMC1PM	ICO		REM	TIC1	TICO	IRD	DIR

Bits	7-6	Parity Mode Control (PMC)
7	6	26 (9 × 400 × 10 × 10 × 10 × 10 × 10 × 10 × 1
0	0	Odd parity transmitted/received
0	1	Even parity transmitted/received
1	0	Mark parity bit transmitted
		Parity check disabled
1	1	Space parity bit transmitted
		Parity check disabled
Bi	t 5	Parity Mode Enabled (PME)

Bit 5	Parity Mode Enabled (PME
0	Parity mode disabled
	No parity bit generated
	Parity check disabled
1	Parity mode enabled

Bit 4	Receiver Echo Mode (REM)
0	Receiver normal mode
1	Receiver echo mode bits 2 and 3
	Must be zero for receiver echo mode, RTS will
	be low.

Interrupt Request Disabled (IRD)

Bits	3-2	Transmitter Interrupt Control (TIC)
3	2	
0	0	RTS = High, transmit interrupt disabled
0	1	RTS = Low, transmit interrupt enabled
1	0	RTS = Low, transmit interrupt disabled
1	1	RTS = Low, transmit interrupt disabled
		transmit break on TxD

1	IRQ disabled
Bit 0	Data Terminal Ready (DTR)
0	Data terminal not ready (DTR high)
1	Data terminal ready (DTR low)

IRQ enabled

#### Reset Initialization

Bit 1

0

					3				0 00000
-	0	0	0	0	0	0	0	0	Hardware reset (RES)
	-	-	-	0	0	0	0	0	Program reset

#### Data Terminal Ready (Bit 0)

This bit enables all selected interrupts and controls the state of the Data Terminal Ready ( $\overline{DTR}$ ) line. A 0 indicates the microcomputer system is not ready by setting the  $\overline{DTR}$  line high. A 1 indicates the microcomputer system is ready by setting the  $\overline{DTR}$  line low.

#### Receiver Interrupt Control (Bit 1)

This bit disables the Receiver from generating an interrupt when set to a 1. The Receiver interrupt is enabled when this bit is set to a 0 and Bit 0 is set to a 1.

#### Transmitter Interrupt Control (Bits 2, 3)

These bits control the state of the Ready to Send (RTS) line and the Transmitter interrupt.

#### Receiver Echo Mode (Bit 4)

A 1 enables the Receiver Echo Mode and a 0 enables the Receiver Echo Mode. When bit 4 is a 1, bits 2 and 3 must be 0. In the Receiver Echo Mode, the Transmitter returns each transmission received by the Receiver delayed by one-half bit time

#### Parity Mode Enable (Bit 5)

This bit enables parity bit generation and checking. A 0 disables parity bit generation by the Transmitter and parity bit checking by the Receiver. A 1 bit enables generation and checking of parity bits.

#### Parity Mode Control (Bits 6, 7)

These bits determine the type of parity generated by the Transmitter, (even, odd, mark or space) and the type of parity check done by the Receiver (even, odd, or no check).

## Asynchronous Communications Interface Adapter (ACIA)

#### INTERFACE SIGNALS

Figure 4 shows the ACIA interface signals associated with the microprocessor and the modem.




Figure 4. ACIA Interface Diagram

#### MICROPROCESSOR INTERFACE

#### Reset (RES)

During system initialization a low on the RES input causes a hardware reset to occur. Upon reset, the Command Register and the Control Register are cleared (all bits set to 0). The Status Register is cleared with the exception of the indications of Data Set Ready and Data Carrier Detect, which are externally controlled by the DSR and DCD lines, and the transmitter Empty bit, which is set. RES must be held low for one \$\mathscr{Q}2\$ clock cycle for a reset to occur.

#### Input Clock (Ø2)

The input clock is the system Ø2 clock and clocks all data transfers between the system microprocessor and the ACIA.

#### Read/Write (R/W)

The  $R/\overline{W}$  input, generated by the microprocessor controls the direction of data transfers. A high on the  $R/\overline{W}$  pin allows the processor to read the data supplied by the ACIA, a low allows a write to the ACIA.

#### Interrupt Request (IRQ)

The  $\overline{IRQ}$  pin is an interrupt output from the interrupt control logic. It is an open drain output, permitting several devices to be connected to the common  $\overline{IRQ}$  microprocessor input. Normally a high level,  $\overline{IRQ}$  goes low when an interrupt occurs.

#### Data Bus (D0-D7)

The eight data line (D0-D7) pins transfer data between the processor and the ACIA. These lines are bi-directional and are normally high-impedance except during Read cycles when the ACIA is selected.

#### Chip Selects (CS0, CS1)

The two chip select inputs are normally connected to the processor address lines either directly or through decoders. The ACIA is selected when CS0 is high and  $\overline{\text{CS1}}$  is low. When the ACIA is selected, the internal registers are addressed in accordance with the register select lines (RS0, RS1).

#### Register Selects (RS0, RS1)

The two register select lines are normally connected to the processor address lines to allow the processor to select the various ACIA internal registers. Table 1 shows the internal register select coding.

Table 1. ACIA Register Selection

		Register Operation					
RS1	RS0	R/W = Low	R/W = High				
L	L	Write Transmit Data Register	Read Receiver Data Register				
L	Н	Programmed Reset (Data is "Don't Care")	Read Status Register				
Н	L	Write Command Register	Read Command Register				
Н	Н	Write Control Register	Read Control Register				

Only the Command and Control registers can both be read and written. The programmed Reset operation does not cause any data transfer, but is used to clear bits 4 through 0 in the Command register and bit 2 in the Status Register. The Control Register is unchanged by a programmed Reset. It should be noted that the programmed Reset is slightly different from the hardware Reset (RES); refer to the register description.

## Asynchronous Communications Interface Adapter (ACIA)

#### ACIA/MODEM INTERFACE

#### Crystal Pins (XTLI, XTLO)

These pins are normally directly connected to the external crystal (1.8432 MHz) to derive the various baud rates. Alternatively, an externally generated clock can drive the XTLI pin, in which case the XTLO pin must float. XTLI is the input pin for the transmit clock.

#### Transmit Data (TxD)

The TxD output line transfers serial nonreturn-to-zero (NRZ) data to the modem. The least significant bit (LSB) of the Transmit Data Register is the first data bit transmitted and the rate of data transmission is determined by the baud rate selected or under control of an external clock. This selection is made by programming the Control Register.

#### Receive Data (RxD)

The RxD input line transfers serial NRZ data into the ACIA from the modem, LSB first. The receiver data rate is either the programmed baud rate or under the control of an externally generated receiver clock. The selection is made by programming the Control Register.

#### Receive Clock (RxC)

The RxC is a bi-directional pin which is either the receiver 16x clock input or the receiver 16x clock output. The latter mode results if the internal baud rate generator is selected for receiver data clocking.

#### Request to Send (RTS)

The  $\overline{RTS}$  output  $\overline{pin}$  controls the modem from the processor. The state of the  $\overline{RTS}$   $\overline{pin}$  is determined by the contents of the Command Register.

#### Clear to Send (CTS)

The  $\overline{\text{CTS}}$  input pin controls the transmitter operation. The enable state is with  $\overline{\text{CTS}}$  low. The transmitter is automatically disabled if  $\overline{\text{CTS}}$  is high.

#### Data Terminal Ready (DTR)

This output pin indicates the status of the ACIA to the modem. A low on  $\overline{\text{DTR}}$  indicates the ACIA is enabled, a high indicates it is disabled. The processor controls this pin via bit 0 of the Command Register.

#### Data Set Ready (DSR)

The DSR input pin indicates to the ACIA the status of the modem. A low indicates the "ready" state and a high, "not-ready."

#### Data Carrier Detect (DCD)

The DCD input pin indicates to the ACIA the status of the carrier-detect output of the modem. A low indicates that the modem carrier signal is present and a high, that it is not.

# TRANSMITTER AND RECEIVER OPERATION

#### Continuous Data Transmit

In the normal operating mode, the interrupt request output ( $\overline{\text{IRQ}}$ ) signals when the ACIA is ready to accept the next data word to be transmitted. This interrupt occurs at the beginning of the Start Bit. When the processor reads the Status Register of the ACIA, the interrupt is cleared.

The processor must then identify that the Transmit Data Register is ready to be loaded and must then load it with the next data word. This must occur before the end of the Stop Bit, otherwise a continuous "MARK" will be transmitted. Figure 5 shows the continuous Data Transmit timing relationship.




Figure 5. Continuous Data Transmit

## Asynchronous Communications Interface Adapter (ACIA)

#### Continuous Data Receive

Similar to the Continuous Data Transmit case, the normal operation of this mode is to assert  $\overline{\text{IRQ}}$  when the ACIA has received a full data word. This occurs at about  $^9/_{16}$  point through the Stop Bit. The processor must read the Status Register and

read the data word before the next interrupt, otherwise the Overrun condition occurs. Figure 6 shows the continuous Data Receive Timing Relationship.




Figure 6. Continuous Data Receive

#### Transmit Data Register Not Loaded by Processor

If the processor is unable to load the Transmit Data Register in the allocated time, then the TxD line goes to the "MARK" condition until the data is loaded. IRQ interrupts continue to occur at the same rate as previously, except no data is transmitted.

When the processor finally loads new data, a Start Bit immediately occurs, the data word transmission is started, and another interrupt is initiated, signaling for the next data word. Figure 7 shows the timing relationship for this mode of operation.




Figure 7. Transmit Data Register Not Loaded by Processor

## Asynchronous Communications Interface Adapter (ACIA)

#### Effect of CTS on Transmitter

CTS is the Clear-to-Send signal generated by the modem. It is normally low (true state) but may go high in the event of some modem problems. When this occurs, the TxD line goes to the "MARK" condition after the entire last character (including parity and stop bit) have been transmitted. Bit 4 in the Status Register

indicates that the Transmitter Data Register is not empty and IRQ is not asserted. CTS is a transmit control line only, and has no effect on the ACIA Receiver Operation. Figure 8 shows the timing relationship for this mode of operation.




Figure 8. Effect of CTS on Transmitter

#### Effect of Overrun on Receiver

If the processor does not read the Receiver data Register in the allocated time, then, when the following interrupt occurs, the new data word is not transferred to the Receiver Data Register, but the Overrun status bit is set. Thus, the Data Register will contain the last valid data word received and all following data is lost. Figure 9 shows the timing relationship for this mode.




Figure 9. Effect of Overrun on Receiver

## Asynchronous Communications Interface Adapter (ACIA)

#### **Echo Mode Timing**

In Echo Mode, the TxD line re-transmits the data on the RxD line, delayed by ½ of the bit time, as shown in Figure 10.




Figure 10. Echo Mode Timing

## Effect of CTS on Echo Mode Operation

In Echo Mode, the Receiver operation is unaffected by  $\overline{\text{CTS}}$ , however, the Transmitter is affected when  $\overline{\text{CTS}}$  goes high, i.e., the TxD line immediately goes to a continuous "MARK" condition. In this case, however, the Status Request indicates that

the Receiver Data Register is full in response to an IRQ, so the processor has no way of knowing that the Transmitter has ceased to echo. See Figure 11 for the timing relationship of this mode.




Figure 11. Effect of CTS on Echo Mode

## Asynchronous Communications Interface Adapter (ACIA)

#### Overrun in Echo Mode

If Overrun occurs in Echo Mode, the Receiver is affected the same way as a normal overrun in Receive Mode. For the retransmitted data, when overrun occurs, the TxD line goes to the

"MARK" condition until the first Start Bit after the Receiver Data Register is read by the processor. Figure 12 shows the timing relationship for this mode.




Figure 12. Overrun in Echo Mode

#### Framing Error

Framing Error is caused by the absence of Stop Bit(s) on received data. A Framing Error is indicated by the setting of bit 4 in the Status Register at the same time the Receiver Data Register Full bit is set, also in the Status Register. In response to IRO, generated by RDRF, the Status Register can also be

checked for the Framing Error. Subsequent data words are tested for Framing Error separately, so the status bit will always reflect the last data word received. See Figure 13 for Framing Error timing relationship.




Figure 13. Framing Error

## Asynchronous Communications Interface Adapter (ACIA)

#### Effect of DCD on Receiver

DCD is a modem output indicating the status of the carrier-frequency-detection circuit of the modem. This line goes high for a loss of carrier. Normally, when this occurs, the modem will stop transmitting data some time later. The ACIA asserts IRQ whenever DCD changes state and indicates this condition via bit 5 in the Status Register.

Once such a change of state occurs, subsequent transitions will not cause interrupts or changes in the Status Register until the first interrupt is serviced. When the Status Register is read by the processor, the ACIA automatically checks the level of the DCD line, and if it has changed, another IRQ occurs (see Figure 14).




Figure 14. Effect of DCD on Receiver

#### Timing with 11/2 Stop Bits

It is possible to select 1% Stop Bits, but this occurs only for 5-bit data words with no parity bit. In this case, the  $\overline{\text{IRQ}}$  asserted for Receiver Data Register Full occurs halfway through the

trailing half-Stop Bit. Figure 15 shows the timing relationship for this mode.




Figure 15. Timing with 11/2 Stop Bits

## Asynchronous Communications Interface Adapter (ACIA)

#### Transmit Continuous "BREAK"

This mode is selected via the ACIA Command Register and causes the Transmitter to send continuous "BREAK" characters, beginning with the next character transmitted. At least one full "BREAK" character will be transmitted, even if the processor quickly re-programs the Command Register transmit mode. Later, when the Command Register is programmed back to normal transmit mode, an immediate Stop Bit will be generated and transmission will resume. Figure 16 shows the timing relationship for this mode.

#### Note

If, while operating in the Transmit Continuous "BREAK" mode, the CTS should go to a high, the TxD will be overridden by the CTS and will go to continuous "MARK" at the beginning of the next character transmitted after the CTS goes high.




Figure 16. 'Transmit Continuous "BREAK"

#### Receive Continuous "BREAK"

In the event the modern transmits continuous "BREAK" characters, the ACIA will terminate receiving. Reception will resume only after a Stop Bit is encountered by the ACIA. Figure 17

shows the timing relationship for continuous "BREAK" characters.




Figure 17. Receive Continuous "BREAK"

## Asynchronous Communications Interface Adapter (ACIA)

#### STATUS REGISTER OPERATION

Because of the special functions of the various status bits, there is a suggested sequence for checking them. When an interrupt occurs, the ACIA should be interrogated, as follows:

1. Read Status Register

This operation automatically clears Bit 7 ( $\overline{\text{IRO}}$ ). Subsequent transitions on  $\overline{\text{DSR}}$  and  $\overline{\text{DCD}}$  will cause another interrupt.

2. Check IRQ (Bit 7) in the data read from the Status Register

If not set, the interrupt source is not the ACIA.

3. Check DCD and DSR

These must be compared to their previous levels, which must have been saved by the processor. If they are both 0 (modem "on-line") and they are unchanged then the remaining bits must be checked.

4. Check RDRF (Bit 3)

Check for Receiver Data Register Full.

- Check Parity, Overrun, and Framing Error (Bits 0-2) if the Receiver Data Register is full.
- 6. Check TDRE (Bit 4)

Check for Transmitter Data Register Empty.

 If none of the above conditions exist, then CTS must have gone to the false (high) state.

#### PROGRAM RESET OPERATION

A program reset occurs when the processor performs a write operation to the ACIA with RS0 low and RS1 high. The program reset operates somewhat different from the hardware reset (RES pin) and is described as follows:

- Internal registers are not completely cleared. Check register formats for the effect of a program reset on internal registers.
- 2. The DTR line goes high immediately.
- Receiver and transmitter interrupts are disabled immediately.
   If IRQ is low when the reset occurs, it stays low until serviced, unless interrupt was caused by DCD or DSR transition.
- 4. DCD and DSR interrupts are disabled immediately. If IRQ is low and was caused by DCD or DSR, then it goes high, also DCD and DSR status bits subsequently will follow the input lines, although no interrupt will occur.
- 5. Overrun cleared, if set.

#### MISCELLANEOUS

- 1. If Echo Mode is selected, RTS goes low.
- 2. If Bit 0 of Command Register is 0 (disabled), then:
  - a)  $\overline{\text{DCD}}$  and  $\overline{\text{DSR}}$  transitions.
  - b) Transmitter is disabled immediately.
  - Receiver is disabled, but a character currently being received will be completed first.
- Odd parity occurs when the sum of all the 1 bits in the data word (including the parity bit) is odd.
- In the receive mode, the received parity bit does not go into the Receiver Data Register, but generates parity error or no parity error for the Status Register.
- Transmitter and Receiver may be in full operation simultaneously. This is "full-duplex" mode.
- 6. If the RxD line inadvertently goes low and then high right after a Stop Bit, the ACIA does not interpret this as a Start Bit, but samples the line again halfway into the bit to determine if it is a true Start Bit or a false one. For false Start Bit detection, the ACIA does not begin to receive data, instead, only a true Start Bit initiates receiver operation.
- 7. Precautions to consider with the crystal oscillator circuit:
  - a) The external crystal should be a "series" mode crystal.
  - b) The XTALI input may be used as an external clock input. The unused pin (EXTALO) must be floating and may not be used for any other function.
- 8. DCD and DSR transitions, although causing immediate processor interrupts, have no affect on transmitter operation. Data will continue to be sent, unless the processor forces transmitter to turn off. Since these are high-impedance inputs, they must not be permitted to float (un-connected). If unused, they must be terminated either to GND or V<sub>CC</sub>.

#### GENERATION OF NON-STANDARD BAUD RATES

#### Divisors

The internal counter/divider circuit selects the appropriate divisor for the crystal frequency by means of bits 0-3 of the ACIA Control Register, as shown in Table 2.

#### Generating Other Baud Rates

By using a different crystal, other baud rates may be generated. These can be determined by:

Baud Rate = Crystal Frequency
Divisor

Furthermore, it is possible to drive the ACIA with an off-cnip oscillator to achieve other baud rates. In this case, XTALI (pin 6) must be the clock input and XTALO (pin 7) must be a no-connect.

## Asynchronous Communications Interface Adapter (ACIA)

Table 2. Divisor Selection

Control Register Bits			Divisor Selected For The Internal Counter	Baud Rate Generated With 1.8432 MHz Crtstal	Baud Rate Generated With a Crystal of Frequency (F)	
3	2	1	0			
0	0	0	0	No Divisor Selected	16 × External Clock at Pin RxC	16 × External Clock at Pin RxC
0	0	0	1	36,864	$\frac{1.8432 \times 10^6}{36,864} = 50$	F 36,864
0	0	1	0	24,576	$\frac{1.8432 \times 10^6}{24,576} = 75$	F
0	0	1	1	16,769	$\frac{1.8432 \times 10^6}{16,769} = 109.92$	F 16.769
0	1	0	0	13,704	$\frac{1.8432 \times 10^6}{13,704} = 134.51$	F 13,704
0	1	0	1	12,288	$\frac{1.8432 \times 10^6}{12,288} = 150$	F 12,288
0	1	1	0	6,144	$\frac{1.8432 \times 10^6}{6,144} = 300$	F 6,144
0	1	1	1	3,072	$\frac{1.8432 \times 10^6}{3,072} = 600$	F 3,072
1	0	0	0	1,536	$\frac{1.8432 \times 10^6}{1,536} = 1,200$	F 1,536
1	0	0	1	1,024	$\frac{1.8432 \times 10^6}{1,024} = 1,800$	F
1	0	1	0	768	$\frac{1.8432 \times 10^6}{768} = 2,400$	F 
1	0	1	1	512	$\frac{1.8432 \times 10^6}{512} = 3,600$	F
1	1	0	0	384	$\frac{1.8432 \times 10^6}{384} = 4,800$	F 
1	1	0	1	256	$\frac{1.8432 \times 10^6}{256} = 7,200$	F 
1	1	1	0	192	$\frac{1.8432 \times 10^6}{192} = 9,600$	F
1	1	1	1	96	$\frac{1.8432 \times 10^6}{96} = 19,200$	F 96

## Asynchronous Communications Interface Adapter (ACIA)

#### DIAGNOSTIC LOOP-BACK OPERATING MODES

A simplified block diagram for a system incorporating an ACIA is shown in Figure 18.

It may be desirable to include in the system a facility for "loop-back" testing, of which there are two kinds:

#### 1. Local Loop-Back

Loop-back from the point of view of the processor. In this case, the Modem and Data Link must be effectively disconnected and the ACIA transmitter connected back to its own receiver, so that the processor can perform diagnostic checks on the system, excluding the actual data channel.

#### 2. Remote Loop-Back

Loop-back from the point of view of the Data Link and Modem. In this case, the processor, itself, is disconnected and all received data is immediately retransmitted, so the system on the other end of the Data Link may operate independent of the local system.

The ACIA does not contain automatic loop-back operating modes, but they may be implemented with the addition of a small amount of external circuitry. Figure 19 indicates the necessary logic to be used with the ACIA. The LLB line is the positive-true signal to enable local loop-back operation. Essentially, LLB = high does the following:

- 1. Disables outputs TxD, DTR, and RTS (to Modem).
- 2. Disables inputs RxD, DCD, CTS, DSR (from Modem).
- Connects transmitter outputs to respective receiver inputs (i.e., TxD to RxD, DTR to DCD, RTS to CTS).

LLB may be tied to a peripheral control pin (from an R6520 or R6522, for example) to provide processor control of local loop-

back operation. In this way, the processor can easily perform local loop-back diagnostic testing.

Remote loop-back does not require this circuitry, so LLB must be set low. However, the processor must select the following:

- Control Register bit 4 must be 1, so that the transmitter clock equals the receiver clock.
- 2. Command Register bit 4 must be 1 to select Ect o Mode.
- 3. Command Register bits 3 and 2 must be 1 and 0, respectively to disable IRQ interrupt to transmitter.
- Command Register bit 1 must be 0 to disable IRQ interrupt for receiver.

In this way, the system re-transmits received data without any effect on the local system.




Figure 18. Simplified System Diagram




Figure 19. Loop-Back Circuit Schematic

## Asynchronous Communications Interface Adapter (ACIA)

#### READ TIMING DIAGRAM

Timing diagrams for transmit with external clock, receive with external clock, and  $\overline{IRQ}$  generation are shown in Figures 20, 21 and 22, respectively. The corresponding timing characteristics are listed in Table 3.

Table 3. Transmit/Receive Characteristics

		1 M	lHz	2 MHz		
Characteristic	Symbol	Min	Max	Min	Max	Unit
Transmit/Receive Clock Rate	tccy	400*		400*	-	ns
Transmit/Receive Clock High Time	t <sub>CH</sub>	175	-	175	-	ns
Transmit/Receive Clock Low Time	t <sub>CL</sub>	175	-	175	-	ns
XTLI to TxD Propagation Delay	t <sub>DD</sub>	-	500	-	500	ns
RTS Propagation Delay	t <sub>DLY</sub>	-	500	-	500	ns
IRQ Propagation Delay (Clear)	ting	-	500	-	500	ns
Load Capacitance DTR, RTS TxD	CL	_	130	_	130	pF pF

Notes:

 $(t_{\rm H}, t_{\rm F} = 10 \text{ to } 30 \text{ ns})$ 

\*The baud rate with external clocking is: Baud Rate =  $\frac{1}{16 \times t_{CCY}}$ 




Figure 20. Transmit Timing with External Clock




Figure 21. Receive External Clock Timing




Figure 22. Interrupt and Output Timing


## Asynchronous Communications Interface Adapter (ACIA)


#### AC CHARACTERISTICS

(V<sub>CC</sub> = 5.0V  $\pm$  5%, V<sub>SS</sub> = 0, T<sub>A</sub> = T<sub>L</sub> to T<sub>H</sub>, unless otherwise noted)

		1 MH:	ž.	2 N	1Hz	Unit
Parameter	Symbol	Min	Max	Min	Max	
Cycle Time	tcyc	1.0	40	0.5	40	μs
Ø2 Pulse Width	tc	400	name.	200	contin	ns
Address Set-Up Time	t <sub>AC</sub>	120	_	70	_	ns
Address Hold Time	t <sub>CAH</sub>	0		0	_	ns
R/W Set-Up Time	twc	120	_	70		ns
R/W Hold Time	tсwн	0	ession.	0	_	ns
Data Bus Set-Up Time	tocw	150		60	_	ns
Data Bus Hold Time	t <sub>HW</sub>	20		20		ns
Read Access Time (Valid Data)	t <sub>CDR</sub>	_	200		150	ns
Read Hold Time	t <sub>HR</sub>	20	_	20		ns
Bus Active Time (Invalid Data)	t <sub>CDA</sub>	40	_	40	_	ns

- Notes: 1.  $V_{CC} = 5.0V \pm 5\%$ . 2.  $T_A = T_L \text{ to } T_H$ . 3.  $t_R$  and  $t_F = 10 \text{ to } 30 \text{ ns}$ . 4. D0-D7 load capacitance = 130 pF.





# Asynchronous Communications Interface Adapter (ACIA)

#### ABSOLUTE MAXIMUM RATINGS

Parameter	Symbol	Value	Unit
Supply Voltage	V <sub>CC</sub>	-0.3 to +7.0	Vdc
Input Voltage	V <sub>IN</sub>	-0.3 to V <sub>CC</sub>	Vdc
Output Voltage	V <sub>OUT</sub>	-0.3 to V <sub>CC</sub>	Vdc
Operating Temperature	TA	0 to +70	°C
Storage Temperature	T <sub>STG</sub>	-55 to +150	°C

\*NOTE: Stresses above those listed may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in other sections of this document is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

#### **OPERATING CONDITIONS**

Parameter	Symbol	Value
Supply Voltage	V <sub>CC</sub>	5V ±5%
Temperature Range Commercial Industrial	T <sub>A</sub>	0° to 70°C -40°C to +85°C


#### DC CHARACTERISTICS

 $(V_{CC} = 5.0V \pm 5\%, V_{SS} = 0, T_A = T_L \text{ to } T_H \text{ unless otherwise noted})$ 

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions
Input High Voltage Except XTLI and XTLO XTLI and XTLO	V <sub>IH</sub>	2.0 2.4	_	V <sub>CC</sub>	V	
Input Low Voltage Except XTLI and XTLO XTLI and XTLO	V <sub>IL</sub>	V <sub>SS</sub>	_	0.8 0.4	V	
Input Leakage Current Ø2, R/W, RES, CS0, CS1, RS0, RS1, CTS, RxD, DCD, DSR	I <sub>IN</sub>	_	-	2.5	μА	$V_{IN} = 0 \text{ V to } 5.25 \text{V}$ $V_{CC} = 0 \text{V}$
Input Leakage Current for High Impedance (Three State Off) D0-D7	I <sub>TSI</sub>	_	±2	±10.0	μΑ	$V_{IN} = 0.4V$ to 2.4V $V_{CC} = 5.25V$
Output High Voltage D0-D7, TxD, RxC, RTS, DTR	V <sub>OH</sub>	2.4		-	V	$I_{LOAD} = -100 \mu A$ $V_{CC} = 4.75 V$
Output Low Voltage D0-D7, TxD, RxC, RTS, DTR, IRQ	Vol		-	0.4	V	$V_{CC} = 4.75V$ $I_{LOAD} = 1.6 \text{ mA}$
Output High Current (Sourcing) D0-D7, TxD, RxC, RTS, DTR	Іон	-100	-	-	μΑ	V <sub>OH</sub> = 2.4V
Output Low Current (Sinking) D0-D7, TxD, RxC, RTS, DTR, IRQ	loL	1.6	-	-	mA	$V_{OL} = 0.4V$
Output Leakage Current (off state)	l <sub>OFF</sub>		-	10.0	μΑ	V <sub>OUT</sub> = 5V
Clock Capacitance (Ø2)	C <sub>CLK</sub>	_		20	pF	V <sub>CC</sub> = 5V
Input Capacitance except Ø2	C <sub>IN</sub>	_	_	10	pF	$V_{IN} = 0V$ f = 1 MHz
Output Capacitance	C <sub>OUT</sub>	_	-	10	pF	T <sub>A</sub> = 25°C
Power Dissipation	Po	I -	170	300	mW	$T_A = 25^{\circ}C$

## Asynchronous Communications Interface Adapter (ACIA)

#### PACKAGE DIMENSIONS



Information furnished by Rockwell International Corporation is believed to be accurate and reliable. However, no responsibility is assumed by Rockwell International for its use, nor any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Rockwell International other than for circuitry embodied in a Rockwell product. Rockwell International reserves the right to change circuitry at any time without notice. This specification is subject to change without notice.

© Rockwell International Corporation 1984 All Rights Reserved

Printed in U.S.A.

#### SEMICONDUCTOR PRODUCTS DIVISION REGIONAL ROCKWELL SALES OFFICES

#### Semiconductor Products Division Rockwell International 10700 West Higgins Rd., Suite 102 Rosemont, Illinois 60018 (312) 297-8962 TWX: 910 233-0179 (RI MED ROSM) Semiconductor Products Division Rockwell International Semiconductor Products Division Rockwell International GmbH Fraunhoferstrasse 11 D-8033 Munchen-Martinsried YOUR LOCAL REPRESENTATIVE 4311 Jamboree Road P O Box C. MS 501-300 Newport Beach, California 92658-8902 (714) 833-4700 TWX: 910 591-1698 West Germany (089) 857-6016 TLX 0521/2650 rimd d Semiconductor Products Division Semiconductor Products Div Rockwell International 5001B Greentree Executive Campus, Rt. 73 Martton, New Jersey 08053 Semiconductor Products Division Rockwell International Heathrow House, Bath Rd. Cranford, Hounslow, UNITED STATES Semiconductor Products Division Rockwell International (609) 596-0090 TWX 710 940-1377 Middlesex, England (01) 759-9911 TLX: 851-25463 1842 Reynolds Irvine, California 92714 (714) 833-4655 FAR EAST Semiconductor Products Division TWX 910 595-2518 Semiconductor Products Rockwell International Overseas Corp. Rockwell Collins Italiana S.P.A. Via Boccaccio, 23 20123 Milano, Italy Semiconductor Products Division Itohpia Hirakawa-cho Bldg. 7-6, 2-chome, Hirakawa-cho Chiyoda-ku, Tokyo 102, Japan Rockwell International 3375 Scott Blvd , Suite 410 Santa Clara, California 95051 (02) 498 74 79 TLX: 316562 RCIMIL 1 (03) 265-8806 TLX J22198 (408) 980-1900 Semiconductor Products Division Rockwell International 921 Bowser Road Rockwell Collins International Tax Sang Commercial Bldg , 11th Floor 24:34 Hennessy Rd Hong Kong (5) 274:321 Richardson, Texas 75080 (214) 996-6500 TLX: 73-307 1/84 TLX 74071 HK

# **MSM5832RS**

# MICROPROCESSOR REAL-TIME CLOCK/CALENDAR

T-750019 ISSUE 1B APRIL 24, 1981

## MSM5832 MICROPROCESSOR REAL-TIME CLOCK/CALENDAR

#### GENERAL DESCRIPTION

The MSM5832 is a monolithic, metal-gate CMOS integrated circuit that functions as a real time clock/calendar for use in bus-oriented microprocessor applications. The on-chip 32.768Hz crystal controlled oscillator time base is counted down to provide addressable 4-bit I/O data of SECONDS, MINUTES, HOURS, DAY-OF-WEEK, DATE, MONTH, and YEAR. Data access is controlled by 4-bit address, chip select, read, write and hold inputs. Other functions include 12H/24H format selection, leap year identification and manual ±30 second correction.

The MS5832 normally operates from a 5 volt  $\pm 5\%$  supply. Battery back-up operation down to 2.2 volts allows continuation of time keeping when main power is off. One test input facilitates rapid testing of the time keeping operations. The MS5832 is offered in an 18-lead dual-in-line plastic (RS suffix) package.

#### FEATURES


· Microprocessor bus-oriented

	TIME	MONTH		DATE	 YEAR	DAY	OF	WEEK	
•	23:59:59	12	-	31	 99	-	7		

- 4-BIT DATA BUS
- 4-BIT ADDRESS
- · Read, Write, Hold Chip select inputs
- Interrupt signal outputs -- 1024, 1, 1/60, 1/3600Hz
- · 32.768kHz crystal controlled operation
- · Leap year register bit
- · 12 or 24 hour format
- · ±30 second error correction
- · Single 5 volt power supply
- Back-up battery operation to  $V_{cc} = 2.2V$
- · Low Power Dissipation

90 
$$\mu$$
W Max. at  $V_{CC} = 3V$   
2.5 mW Max. at  $V_{CC} = 5V$ 

· High Density 300 mil 18-Pin Package



#### FUNCTION TABLE

FIGURE 1

	DDR			INTERNAL	D	ATA	I/	0	DATA	NOTES
A <sub>0</sub>	Aı	A <sub>2</sub>	Аз	COUNTER	D <sub>0</sub>	$D_1$	D <sub>2</sub>	D <sub>3</sub>	LIMITS	NOTES
0	0	0	0	S 1	*	*	*	*	0 ∿ 9	S1 or S10 are reset to zero irrre- spective of input data D0 \times D3 when
1	0	0	0	S 10	*	*	*		0 ∿ 5	write instruction is executed with address selection.
0	1	0	0	MI 1	*	*	ж	*	0 ∿ 9	
1	1	0	0	MI 10	*	*	*		0 ∿ 5	10
0	0	1	0	н 1	*	*	*	*	0 ~ 9	
1	0	1	0	н 10	*	*	+	†	0 ~ 1	D2 = "1" for PM D3 = "1" for 24 hour format D2 = "0" for AM D3 = "0" for 12 hour format
0	1	1	0	W	*	*	*		0 ~ 6	
1	1	1	0	D 1	*	*	ж	*	0 ∿ 9	
0	0	0	1.	D 10	*	*	†		0 √ 3	D2 = "1" for 29 days in month 2 D2 = "0" for 28 days in month 2 (2)
1	0	0	1	MO 1	*	*	*	*	0 ∿ 9	
0	1	0	1	MO 10	*			ner cer	0 ∿1	
1	1	0	1	Y 1	*	*	*	*	0 ∿ 9	
0	0	1	1	Y 10	*	*	*	*	0 ∿ 9	

- (1) \* data valid as "0" or "1".

  - † data bits used for AM/PM, 12/24 HOUR and leap year.
- (2) If D2 previously set to "1", upon completion of month 2 day 29, D2 will be internally reset to "0".

FIGURE 3

Sample

TYPICAL CHARACTERISTICS - Oscillator Frequency Deviations

Frequency Deviation vs Supply Voltage

Frequency Deviation vs Temperature

(0 ppm) f = 1000000.2 µS (0 ppm) Sample #1: T = 1000000.8 μS 6.0 6.5 7.0 VCC(V) Sample Sample H Sample #2: (ppm) +3.0 +2.0 +1.0 -1.0 4.0 3.0 2.0 180 Ta(°C) 199 +25 +40 +6.0 44.0 +2.0 0.4--6.0-(mdd) Ta = 25°C V<sub>CC</sub> = 3V:T = 1000000.0 μS V<sub>CC</sub> = 5V:T = 999999.7 µS (0 ppm) -20 37 57 - 4 -F-49

FIGURE 2

(850607)

#### ABSOLUTE MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Supply voltage	VCC	-0.3 ∿ 7.0	V
Input Voltage	VIN	-0.3 ∿ V <sub>CC</sub> +0.3	V
Data I/O Voltage	$v_D$	-0.3 ∿ V <sub>CC</sub> +0.3	V
Storage Temperature	Tstg	-55 ∿ 150	°C

Note: Stresses above those listed under ABSOLUTE MAXIMUM RATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or at any other condition above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## OPERATING CONDITIONS

Parameter	Symbol	Min.	Typ.	Max.	Unit	Conditions
Supply Voltage	V <sub>C</sub> C	4.75	5	5.25	V	5V ±5%
Standby Supply Voltage	V <sub>CCS</sub>	2.2	5	7	v	
Input Cional Lovel	VIH	3.6	5	VCC	V	Vcc = 5V ± 5%
Input Signal Level	VIL	-0.3	0	0.8	V	Respect to GND
Crystal Oscillator Freq.	f(XT)		32.768		kHz	
Operating Temperature	Та	-30		+85	°C	

DC CHARACTERISTICS

(V<sub>CC</sub> = 5V  $\pm$  5%; T<sub>A</sub> = -30 to +85°C, unless otherwise noted)

Parameter	Symbol	Min.	Typ.	Max.	Unit	Conditions
(1)	ITH	10	25	50	μА	$V_{IN} = 5V$
Input Current (1)	IIL	-1		1	μА	V <sub>IN</sub> = OV
Data I/O Leakage Current	I <sub>LD</sub>	-1		1	μА	V <sub>I/O</sub> = 0 to V <sub>CC</sub> , CS = "0"
Output Low Voltage	VOL			0.4	v	I <sub>O</sub> = 1.6 ma, CS = "1", READ = "1"
Output Low Current	IOL	1.6			mA	V <sub>O</sub> = 0.4V, CS = "1", READ = "1"
Operating Supply	Iccs			30	μА	$V_{CC} = 3V$ , $Ta = 25$ °C
Current	I <sub>CC</sub>			500	μА	$V_{CC} = 5V$ , $Ta = 25$ °C

<sup>(1)</sup> XT,  $\overline{\text{XT}}$  and  $\text{D}_0 \sim \text{D}_3$  excluded.

#### AC CHARACTERISTICS

CAPACITANCE

 $T_A = 25$ °C, f = 1MHz

Parameter	Symbol	Min.	Typ.	Max.	Unit
Input/Output Capaci- tance	CI/O			8	pF
Input Capacitance	CIN			5	pF

Note: This parameter is periodically sampled and not 100% tested.


READ CYCLE

 $(V_{CC} = 5V \pm 5\%; Ta = 25$ °C)

Parameter	Symbol	Min.	Typ.	Max.	Unit
HOLD Set-up Time	t <sub>HS</sub>	150			μS
HOLD Hold Time	tHH	0			μS
HOLD Pulse Width	t <sub>HW</sub>			1.	SEC
READ Hold Time	t <sub>RH</sub>	0			μS
READ Access Time	t <sub>RA</sub>			6	μS



FIGURE 4



- Notes: 1. A Read occurs during the overlap of a high CS and a high READ. 2. Output Load: 1 TTL Gate,  $C_L = 50$  pf and  $R_L = 4.7 k\Omega$  3. CS may be a permanent "1", or may be coincident with HOLD pulse.


WRITE CYCLE

 $(V_{CC} = 5V \pm 5\%; Ta = 25°C)$ 

Parameter	Symbol	Min.	Typ.	Max.	Unit
HOLD Set-up Time	tHS	150			μS
HOLD Hold Time	tHH	0			μS
HOLD Pulse Width	tHW			1	SEC
ADDRESS Pulse Width	tAW	1.7			μS
DATA Pulse Width	tDW	1.7			μS
DATA Set-up Time	tDS	0.5			μS
DATA Hold Time	tDH	0.2			μS
WRITE Pulse Width	tww	1.0			μS

#### WRITE CYCLE

FIGURE 5



Notes: 1. A WRITE occurs during the overlap of a high CS, a high HOLD and a high WRITE.

2. CS may be permanent "1", or may be coincident with HOLD pulse.

#### FUNCTIONAL DESCRIPTION

A block diagram of the MSM5832 microprocessor real-time clock/calendar and a package connection diagram are shown on the first page. Figure 9 illustrates a method of interfacing between the clock/calendar circuit and a micro processor. Figures 9, 10 and 11 illustrate alternative standby power supply circuits. A function table listing relationships between address inputs, data input/output and internal counter selection is shown in Figure 1. Unless otherwise indicated, the following descriptions are based on the block diagram.

32.768kHz OSCILLATOR (pins 16 and 17): An internal inverting amplifier with feedback resistor, RFB, is connected with a crystal and two capacitors as shown in Figure 6 to form a stable, accurate oscillator — which serves as the precision time base of the circuit. Capacitors C1 and C2 in series provide the parallel load capacitance required for precise tuning of the quartz crystal. Typical oscillator performance as a function of ambient temperature and supply voltage is shown in Figures 2 and 3 respectively.


A0  $^{\circ}$  A3 (pins 4  $^{\circ}$  7): Address inputs, used to select internal counters for read/write operations (see function table -- Figure 1). A "1" is defined as VCC; a "0" is GND. Pull-down to GND is provided by internal resistors.

 $D_0 \sim D_3$  (pins 9  $\sim$  12): Data Inputs/Outputs, two-way bus lines controlled by READ and WRITE inputs. As shown in Figure 7 external pull-up resistors of 4.7K or higher are required by the open-drain N-channel MOS outputs. D3 is the MSB;  $D_0$  is the LSB.

TEST (pin 14): Normally this input is unconnected -- pull-down to GND is provided by an internal resistor -- or connected to GND. With CS at VCC, pulses to VCC on the TEST input will directly clock the S1, MI $_{10}$ , W, D $_{1}$  and Y $_{1}$  counters, depending on which counter is addressed (W and D $_{1}$  are select-d by D $_{1}$  address in this mode only). Roll-over to next counter is enabled in this mode.

#### OSCILLATOR CIRCUIT

FIGURE 6



 $c_1 \sim c_2 = 15 \sim 30 pF$ 

CHIP SELECT (pin 8): Connecting CS input to  $V_{CC}$  enables all inputs and outputs. Unconnected -- pull-down to GND is provided by an internal resistor -- or connecting CS to GND will disable HOLD, WRITE, READ,  $\pm 30$  ADJ,  $D_0 \sim D_3$ ,  $A_0 \sim D_3$  and TEST.

As shown in Figure 9 CS can be used to detect system power failure by connecting system power (+5V) to CS, so that when system power is on, all inputs and outputs will be enabled, and when system power is off, all inputs and outputs will be disabled. The threshold voltage of CS is higher than all other inputs to insure correct operation of this function.

HOLD (pin 18): Switching this input to  $^{V}CC$  inhibits the internal 1Hz clock to the S1 counter. After the specified HOLD set-up time (150  $\mu$ S), all counters will be in a static state, thus allowing error-free read or write operations. So long as the HOLD pulse width is less than 1 second, accuracy of the real time will be undisturbed. Pull-down to GND is provided by an internal resistor.


READ (pin 3): Read function as shown in Figure 4 is enabled when READ is switched to VCC. Pull-down to GND is provided by an internal resistor.

WRITE (pin 2): Write function as shown in Figure 5 is enabled when WRITE is switched to VCC. Pull-down to GND is provided by an internal resistor.

 $\pm 30$  ADJ (pin 15): Momentarily connecting this input to VCC (>31.25 ms) will reset seconds (S1, S10 counters and  $2^{11} \sim 2^{15}$  frequency dividers) to 00; if seconds were 30 or more, one minute is added to the minutes (MI 1 counter) and if seconds were less than 30, the minutes are unchanged. Pull-down to GND is provided by an internal resistor.

#### DATA I/O CIRCUIT

FIGURE 7



#### REFERENCE SIGNAL OUTPUT

Reference signals are available as outputs on D $_0$   $^{\circ}$  D $_3$  if CS, READ and A $_0$   $^{\circ}$  A $_3$  are at VCC. Refer to Figure 8 for specifics. As shown in Figure 9 these signals may be used to generate interrupts for the microprocessor.

REFERENCE SIGNAL OUTPUTS

FIGURE 8

CONDITIONS	OUTPUT	REFERENCE FREQUENCY	PULSE WIDTH
HOLD = L	D <sub>0</sub> (1)	1024 Hz	duty 50%
READ = H	D <sub>1</sub>	1 Hz	122.1 µS
C.S. = H	D2	1/60 Hz	122.1 μS
A0 ∿ A3 = H	D3	1/3600 Hz	122.1 µS

(1) 1024 Hz signal at  $D_0$  not dependent on HOLD input level

TYPICAL APPLICATION — Use with Programmable Peripheral Interface (PPI)

FIGURE 9

